《数显记忆门铃课程设计报告》由会员分享，可在线阅读，更多相关《数显记忆门铃课程设计报告（15页珍藏版）》请在金锄头文库上搜索。
1、摘要：当今社会各种电子产品层出不穷，门铃也在发展，因我们每天忙于事情，不常在家，无法得知是否有人来访，所以，数显记忆门铃也就应运而生。数显记忆门铃由门铃电路、延时电路和显示记忆三部分组成。采用555定时器、74LS160、 74LS48和共阴极七段数码管，组合构成一个可显示记忆门铃。关键字：555定时器，74LS160， 74LS48 Abstract: In todays society of various electronic products into are emerging one after another, the bell also in development, we ar
2、e busy every day things dont often at home, not knowing whether someone visit, so, digital memory the doorbell also arises at the historic moment.Digital memory by the doorbell circuit, delay the doorbell circuit and display memory of three parts. By 555, 74, 74 LS160 timer LS48 and seven section of
3、 the cathode tube, digital constitute a display memory the doorbell.Key words: 555 timer，74LS160，74LS48 目 录前言11.总体设计方案21.1 设计内容21.2 设计方案21.2.1 总设计电路原理21.2.2 总设计电路流程图22.单元模块设计32.1 器件介绍32.1.1 555定时器3（1) 555定时器的工作原理3 555定时器内部结构3 555的管脚分布3 555的功能表4（2） 由555定时器构成的多谐振荡器的原理42.1.2 74LS160D和74LS48D工作原理及作用5（1）
4、 74LS160D5 工作原理5 工作方式6（2） 74LS48D6 工作原理6 74ls48引脚功能72.1.3 共阴极七段数码管52.2 单元电路82.2.1 门铃电路8（1） 门铃电路原理图8（2） 电路工作原理92.2.2 延时电路9（1） 延时电路原理图9（2） 电路工作原理92.2.3 数显记忆电路10（1） 电路工作原理10（2） 电路原理图103.系统功能104.设计总结115.参考文献11附录12前言随着社会的发展，技术的进步，越来越多的电子产品走进了千家万户，电子门铃就是一个很好的例子。本课程要求我们设计的一集门铃、数字显示功能于一体的门铃电路，理解电路各部分的设计原理及所
5、能实现的功能 , 了解555定时芯片是一种中规模集成电路,只要在外部配上几个适当的阻容元件,就可以构成单稳态触发器、多谐振荡器以及施密特触发器等脉冲产生与整形电路,在工业自动控制、定时、仿声、电子乐器,防盗报警器等方面有着广泛的应用，双音门铃是利用定时器构成多谐振荡器组成。同时加强我对编码器、触发器、定时器等电路各元件组成电路功能的了解。并且该电路设计，既运用了模拟电路的知识，也用到了数字电路的基本知识，是模拟与数字的有机结合。本次课程设计是我首次参与专业方面的设计实践，虽然遇到很多的困难，但是通过这次学习，丰富了自己的专业知识，提高了自己的动手能力和思考并解决问题的能力。1.总体设计方案1.
6、1 设计内容设计一个数字显示记忆门铃电路，设置一个按钮，按下按钮时发出较高的频率“叮”声，松开按钮，发出较低频率的“咚”声。门铃“叮咚”声的声音频率和声音持续时间可调。正常人听力范围在20Hz20000Hz，而300Hz5000Hz则是人耳最敏感的声音频率范围，因此，“叮咚”声最好在这个范围内或者左右。在按下门铃的触发信号通过延时工作区传递到数显计数，计数加1。以避免访客连续动作导致误计数。1.2 设计方案1.2.1 总设计电路原理当按下AN时一方面电源经AN触点、二极管VD2对电容C3快速充电，使555的脚变为高电平解除清零，另一方面电阻R1被按下AN短路，振荡器振荡，扬声器BUZZER发出
7、“叮”的声音。当松开AN后，一方面C3两端电压经R4、Rp2慢速放电，以维持NE555的为高电平，另一方面R1被接入电路，BUZZER发出“咚”的声音， 555的脚变为低电平， 555被清零，“咚”声终止。另一方面，开关按下的高电平信号经由三极管Q1翻转为低电平，由555的2脚进入555组成的单稳态触发电路，造成一定的延时时间，再由555的3脚输出进入74LS160同步置数，最后经过74LS48七段数码管驱动器输出在共阴极七段数码管显示数值。1.2.2 总设计电路流程图门铃按钮双音门铃电路喇叭延时电路计数器复位开关译码显示图1 设计流程图2.单元模块设计2.1 器件介绍2.1.1 555定时器
8、(1) 555定时器的工作原理 555定时器内部结构555定时器是一种电路结构简单、使用方法灵活、用途广泛的多功能电路。只要外部接少数几个阻容元件便可组成施密特触发器、单稳态触发器、多谐振荡器等电路。555定时器的电源电压范围宽，双极性555定时器为516V，CMOS 555定时器为318V。可以提供与TTL及CMOS数字电路兼容的接口电平。555定时器还可输出一定的功率，可驱动微电机、指示灯、扬声器等。它在脉冲波形的产生与变换、仪器与仪表、测量与控制、家用电器与电子玩具等领域有着广泛的应用。图2 555的内部结构 555的管脚分布图3 NE555的管脚分布图它的各个引脚功能如下：1脚：外接电
9、源负端VSS或接地，一般情况下接地。8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 16V，CMOS型时基电路VCC的范围为3 18V。一般用5V。3脚：输出端Vo2脚：低触发端6脚：TH高触发端4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 555的功能表 如图表中第一行说明555定时器的清零作用。4脚加入低电
10、平，将对RS触发器直接置“0”。接在它上的三极管起跟随缓冲作用。表1 555的功能表输入输出阈值输入(VI1)触发输入(VI2)复位(RD)输出(VO)放电管T00导通2/3Vcc2/3Vcc1/3Vcc10导通1/3Vcc1不变不变（2） 由555定时器构成的多谐振荡器的原理接通电源后，假定Vo是高电平，则T截止，电容C充电。充电回路是VCCR1R2C地，Vc按指数规律上升，当Vc上升到2/3Vcc时（TH、端电平大于2/3Vcc），输出翻转为低电平。Vo是低电平，T导通，C放电，放电回路为CR2T地，Vo按指数规律下降，当Vc下降到1/3Vcc时（TH、端电平小于1/3Vcc），Vo输出翻
11、转为高电平，放电管T截止，电容再次充电，如此周而复始，产生振荡，经分析可得输出高电平时间输出低电平时间。所以震荡周期： （a）多谐振荡器电路 （b）工作波形图4 多谐振荡器电路和工作波形输出方波的占空比在本设计中，由555定时器组成的多谐振荡器是核心部分。2.1.2 74LS160D和74LS48D工作原理及作用（1） 74LS160D 工作原理图5 74LS160外引线排列图这种同步可预置十进计数器是由四个D 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工
12、作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。超前进位电路无须另加门，即可级联出n 位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入（ENP 和ENT）计数时必须是高电平，且输入ENT 必须正反馈，以便
13、使能动态进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA 输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能ENP 和ENT 输入的跳变不受时钟输入的影响。电路有全独立的时钟电路。改变工作模式的控制输入（使能ENP、ENT 或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。 工作方式表2 74LS160工作方式输入工作模式清零置数使能时钟ENTENPCLKLXXXX清零HLXX置数HHHH计数HHLXX保持不变HHXLX保持不变H=高电平 L=低电平 X
14、=不定（高或低电平） =由“低”“高”电平的跃变（2） 74LS48D 工作原理74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中,如图6所示。图6 74LS48引脚图 74ls48引脚功能表3 74LS48引脚功能表74ls48引脚功能表七段译码驱动器功能表十进数或功能输入BI/RBO输出备注LTRBID C B AA B C D E F G 0HH0 0 0 0H1 1 11 11011Hx0 0 0 1H0 1100002Hx0 0 1 0H1 1011013Hx0 0 1 1H1 1110014Hx0 1 0 0H 0 1100115Hx0 1 0 1H101
