《触发器〖PPT教案〗数字电路》由会员分享，可在线阅读，更多相关《触发器〖PPT教案〗数字电路（57页珍藏版）》请在金锄头文库上搜索。
1、第五章 触发器 逻辑电路 组合逻辑电路 时序逻辑电路 现时的输出仅取决于现时的输入 除与现时输入有关外还与原状态有关 触发器 第五章 触发器 触发器输出有两种可能的状态： 0(0态）、 1（ 1态） 输出状态不只与现时的输入有关，还与原来的输出状态有关 触发器是有记忆功能的逻辑部件 按逻辑功能分类： 按电路结构分类：基本触发器、同步触发器、主从型触发器、边沿型触发器等 1 触发器的电路结构与工作原理 5 1 1 基本 两个 或非门 或两个 与非门 交叉耦合构成 反馈 电路结构图 逻辑符号 输入端激励端 互补 输出端 位端或置端 位端或置端 Q=1, =0时，称触发器处于 1态 ， =1时，称触
2、发器处于 0态 路结构图 1 0 D n+1 0 0 0 1 0 0 0 0 现态 次态 电路结构图 1 0 0 0 D n+1 0 0 0 0 0 0 1 1 0 1 电路结构图 0 1 0 1 D n+1 0 0 0 0 0 0 1 1 0 1 0 1 0 1 电路结构图 1 1 0 0 D n+1 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 1 电路结构图 0 0 1 1 D n+1 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 1 电路结构图 1 0 1 0 D n+1 0 0 0 0 0 0 1 1 0 1 0 1 0 1
3、 1 1 1 0 0 0 1 0 1 0 1 0 电路结构图 0 1 1 1 D n+1 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 0 0 电路结构图 1 1 1 0 D n+1 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0* 1 1 1 约束条件 :0，亦即不允许输入 1。 功 能 表 0* 0 0 0 0 -? -? D n+1 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0* 1 1 1 0
4、* 功 能 表 功能简表 不变 不定 置 1 置 0 约束条件0D n+1 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0* 1 1 1 0* 状态转换图 A. 圆圈 表示触发器的稳定状态 B. 圈内的数值 0或 1表示输出状态 D. 连线旁的标注 表示转换的条件 C. 带箭头的连线 表示状态的转换方向 状态转换图 是以图形方式表示触发器状态转换规律的方法 D n+1 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0* 1 1 1 0* 由已知的触发器的现态 n+1的取
5、值来确定输入信号的取值关系 激励表 （或称 驱动表 ） 状态转换图 功能表主要用于时序 /组合逻辑电路功能分析 激励表主要用于时序逻辑电路的设计 波形图 反映触发器输入信号变化和输出状态变化之间对应关系的图形称为 波形图 2. 用与非门构成的基本 电路组成和工作原理 约束条件 : ，亦即不允许输入 D=1 D=0 不变 0 1 不定 低电平有效置位端 低电平有效复位端 1* 状态转换图 激励表 （或称 驱动表 ） 波形图 R S Q Q 置 1 置 0 置 1 置 1 置 1 保持 不允许 电路结构图 逻辑符号 功能表 约束条件0约束条件11集成基本 (a ) 74L S 279 的引脚图16
6、 15 1 4 1 3 1 2 11 1 0 974L S 2791 2 3 4 5 6 7 8 4 4 Q 3 B 3 1 R 1 2 2 Q G N D(b ) C C 404 4 的引脚图16 15 1 4 1 3 1 2 11 1 0 9C C 404 41 2 3 4 5 6 7 8 4 1 2 S 3 4 Q 1 1 S 1时工作 0时禁止 1S 3S 多输入端与逻辑 4. 基本 （ 1） 触发器的次态不仅与输入信号状态有关 ， 而且与触发器的现态有关 （ 2） 电路具有两个稳定状态 ， 在无外来触发信号作用时 ，电路将保持原状态不变 （ 3） 在外加触发信号有效时 ， 电路可以触
7、发翻转 ， 实现置 0或置 1 （ 4） 在稳定状态下两个输出端的状态必须是互补关系 ，即有约束条件 5. 基本 1） 4位数码寄存器 1 清零过程 0 0 0 0 2 置数过程 2 0 2 0 1 2 同步 要求各个触发器在规定的时间内按各自的激励翻转， 时钟控制端使触发器的动作只有在同步信号有效时才按输入信号改变状态。通常把这个同步信号叫做 时钟脉冲 ，或称为 时钟信号 ，简称时钟，用 在有效时钟期间翻转的触发器称为 同步时钟触发器 。 当 时， Q、 保持不变 D 当 时 约束条件0时钟输入端 基本 同步 发器的功能表 同步 发器逻辑符号 * : * 1* 例：画出 。 S Q 输出全为
8、 1 状态不定 保持 0 1 10 00 0 0 1 1 & c & d Q S& a & b R 钟信号 直接置 0 置 1端 带直接复位 、 置位端的时钟控制的 D R S C Q 主要特点 波形图 （ 1） 时钟电平控制 。 在 1期间接收输入信号 ，0时状态保持不变 ， 与基本 对触发器状态的转变增加了时间控制 。 （ 2） R、 不能允许出现 同时为 1的情况 ， 否则会使触发器处于不确定的状态 。 不变 不变 不变 不变 不变 置1 置0 置1 置0 不变 5 1 3 主从 主触发器 从触发器 时，主触发器打开；从触发器封锁。 时，主触发器封锁；从触发器打开。 1. 由两个同步 主
9、从 转状态由有效触发沿前一时刻的 R、 约束条件012. 主从 主从 主从 J 12. 主从 主从 1 0 0 1 1 1 0 1 0 0 1 0 1 注： 时，如 J、 触发器只随 J、 为“ 一次变化现象 ” 2. 主从 主从 转状态由在有效沿前电平期间 是注意一次变化现象。即只要 翻转的状态则在有效沿时刻 5 1 4 边沿触发器 J 1. J 特征方程： 注：边沿触发器在有效沿根据有效沿瞬间的输入端状态翻转。 2 D 触发器 D & c & d Q Q& a & b 入端 时， a、 出保持原态： 0 1 1 保持 D & c & d Q S& a & b P=1时， a、 出由 若 D
10、=0 1 0 1 1 0 0 1 D & c & d Q S& a & b P=1时， a、 出由 若 D=1 1 1 0 0 1 1 0 D & c & d Q S& a & b D 边沿触发器 功能表 D 3. T 触发器 T 触发器 Q 1练习 : 作业 : 实训 3由触发器构成的改进型抢答器 1 实训目的 （ 1） 初步了解触发器的基本功能及特点 。 （ 2） 熟悉具有接收 、 保持 、 输出功能电路的基本分析方法 。 （ 3） 掌握触发器应用电路的分析方法 。 （ 4） 建立时序逻辑电路的基本概念 。 2 实训设备与器件 实训设备：数字电路测试仪 1 台 ， 直流稳压电源 1台 ， 万 用表 1只 ， 逻辑笔 1支 。 实训器件： 74 双 非门 74 按键式开关 4个 ， 指示灯 （ 发光二极管 ） 3只510 电阻 3个 ， 1 个 , 导线若干 。 3 实训电路如图 与图 改进型抢答器电路减少了一个输入端 ， 而在每一个输入端增加了两个与非门 （ 图 门 ） ， 该电路作为抢答信号的接收 、 保持和输出的基本电路 。 该电路具有如下功能： （ 1） 开关 可由主持人
