微机原理 第2章+微处理器

《微机原理 第2章+微处理器》由会员分享，可在线阅读，更多相关《微机原理 第2章+微处理器（61页珍藏版）》请在金锄头文库上搜索。

1、第2章微处理器本 章 内 容 典型微处理器8086/8088了解80486 总线2.1 8086/8088微处理器主 要 内 容 8086/8088的工作模式和引脚功能 8086/8088的总线时序 8086/8088的内部(编程)结构8086/8088 CPU简介8086CPU是Intel 1978年推出的16位微处理器，40条引 线双列封装，工作电压+5V，时钟频率5MHz(8086-2为 8MHz，8086-1为10MHz)。有20条地址线，可直接寻址空 间为1M字节，16条数据总线，可直接处理乘除指令和串指令。提供最大和最小两种工作模式。8088 CPU的内部数据总线宽度是16 位，外

2、部数据总线宽度是8位(与存储器 、I/O设备)，所以8088CPU称为准16位微处理器。8088CPU的内部结构及外部引脚与8086CPU基本相同 。 2.1.1 8086的工作模式和引脚2.1.1 8086的工作模式和引脚8086/8088CPU的引脚信号外部特性表现在其引脚信号上，学习时请特别 关注以下几个方面：引脚的功能信号的流向有效电平三态能力指引脚信号的定义、作 用；通常采用英文单词 或其缩写表示信号从芯片向外输出， 还是从外部输入芯片， 或者是双向的起作用的逻辑电平 高、低电平有效 上升、下降边沿有效输出正常的低电平、高 电平外，还可以输出高 阻隔离的第三态通常在信号名称上加 上划

3、线（如：MX）或星号（如：MX*） 表示低电平有效2.1.1 8086的工作模式和引脚 数据和地址引脚 读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚双列直插式的封装形式，有40条引脚。采用分时复用的地址/数据总线，有部分引脚有双重功能，即在不同时钟周期内，引脚作用不同。2.1.1 8086的工作模式和引脚（1）AD15 AD0：分时复用输入/输出地址/数据总线；（2）A19/S6 A16/S3：分时复用的地址/状态线；（3） 、 ：读、写信号，低电平有效，三态；（4）M/IO：存储器/输入输出控制信号；注：8088是IO/M，输入输出/存储器控制信号。（5）READY：准备就

4、绪信号；（6）INTR：可屏蔽中断请求信号；（7）NMI：不可屏蔽中断请求信号；（8）INTA：中断响应输出信号，低电平有效；2.1.1 8086的工作模式和引脚（9）RESET：复位输入信号； 输入、高电平有效 该信号有效，CPU回到初始状态；当无效时，重新工作 8088/8086复位后CSFFFFH、IP0000H，所以程序入口 的物理地址FFFF0H（10）MN/MX：工作模式选择信号； 工作模式选择，输入； 接高电平时，8086/8088工作在最小模式；反之， 8086/8088工作在最大模式。 （11）CLK：时钟输入信号； （12）VCC：+5V电源； （13）GND：接地线。2.

5、1.1 8086的工作模式和引脚CPU引脚是系统总线的基本信号可以分成三类信号： 16位数据线：AD0AD15 20位地址线：AD0AD19 控制线： ALE、IO/M*、WR*、RD*、READY INTR、INTA*、NMI，HOLD、HLDA RESET、CLK、Vcc、GND小 结最小模式系统 总线控制信 号由CPU直 接产生只有一个 微处理器一片8284A作 为时钟发生器当连接存储器和外设较多时，选 两片8286或74LS245为数据总 线收发器，以提高驱动能力三片8282或 74LS373作为 地址锁存器最大模式系统 可有多个 微处理器总线控制器 8288形成最小模式和最大模式的主

6、要差别最小模式最大模式MN/MX接+5V；系统统中只有8086一个处处理器；所有的控制信号都是由 8086CPU产产生。MN/MX接地；系统统可有一个以上处处理器， 即多处处理器系统统，其中8086是 主处处理器，其它是协处协处 理器；系统统控制信号由总线总线 控制器 提供。 数值运算协处理器8087，实现多种类型的数值运算。如：高精度整数或浮点运算、超越函数计算等。 I/O协处理器8089，可直接为I/O设备服务。问题之一：CPU引脚是如何与外部连接的呢？ 问题之二： CPU引脚是如何相互配合， 实现总线操作、控制系统工作的呢？总线形式总线时序 2.1.2 8086 CPU的工作时序CPU时

7、序规定各部件 间的同步和定时。时序：信号高低电平(有效或无效)变 化及相互间的时间顺序关系。总线操作时序描述CPU引脚如何实现总线操作的时间及顺序。 总线操作是指CPU通过总线对外的各种操作 。 8086总线操作时序主要有： 系统的复位和启动； 最小模式下的读/写总线周期； 最小模式下的总线请求和响应周期； 最大模式下的读/写总线周期； 最大模式下的总线请求/允许周期；（1）基本概念2.1.2 8086 CPU的工作时序（1）基本概念 时钟周期（T状态、T周期）：每个时钟脉冲持续时间称为时钟周 期。是CPU处理操作最小单位，等于CPU时钟频率的倒数。 指令周期：执行一条指令所需时间。一般2 2

8、00个时钟周期。 总线周期：CPU通过总线对内存或I/O端口进行一次读/写过程所需时间 。T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti 总线周期总线周期若干个 等待12个 空闲 执行不同指令需要不同总线周期。每个总线周期通常有4个T状态。2.1.2 8086 CPU的工作时序（2）最小模式下的总线读操作是指CPU从存 储器或I/O端口 读取一个数据。基本读总线 周期包含四个 时钟周期。T1状态。T2状态。T3状态。Tw状态。T4状态。2.1.2 8086 CPU的工作时序(3) 最小模式下的总线写操作2.1.3 8086 CPU的内部结构1 2 3

9、4 5 6 内部暂存器IPESSSDSCS输入/输出 控制电路外部总线执行部分 控制电路ALU标志寄存器FRAH AL BH BL CH CLDH DLSPBPSIDI通用 寄存器组地址加法器指令队列执行单元 （EU)总线接口单元 （BIU)16位20位16位16位暂存寄存器AX BXCX DX一、总线接口单元BIU 负责CPU与存储器、I/O接口之间的信息传送，由下列 各部分组成： （2）16位指令指针寄存器IP用来存放下一条将要执行指令的偏移地址（有效地 址EA）；BIU按照IP IP1自动修改；当EU执行转移 指令、调用指令时，BIU将目标地址装入IP。 2.1.3 8086 CPU的内

10、部结构（1）4个16位段地址寄存器CS：代码段寄存器，存放当前代码段的段基地址；DS：数据段寄存器，存放当前数据段的段基地址；ES：扩展（附加）数据段寄存器，存放附加数据段 的段基地址；SS：堆栈段寄存器，存放当前堆栈段的段基地址。(3) 20位地址加法器用来将16位的逻辑地址变换成存储器读/写所需要 的20位物理地址，完成地址加法操作。2.1.3 8086 CPU的内部结构(4) 6字节指令队列是按照 “先进先出”原则组织的存储区(RAM)，预 存6个字节的指令代码。(5) 总线控制电路发出总线控制信号。例如：对内存和I/O端口的读/写控制信号等。将8086CPU内部总线与外部总线相连。 1

11、）算术逻辑运算单元ALU 2）FR标志寄存器 3）暂存寄存器 4）通用寄存器 5）EU控制电路2.1.3 8086 CPU的内部结构二、指令执行单元EU完成指令译码和执行指令， 即从指令队列取指令，分析指令 ，执行指令，暂存中间结果并保 留结果特征。由下列几个部分组 成：执行部分 控制电路ALU标志寄存器FRAH AL BH BL CH CLDH DLSPBPSIDI执行单元 （EU)16位暂存寄存器AX BXCX DX2.1.3 8086 CPU的内部结构二、指令执行单元EU1）算术逻辑运算单元ALU 完成8位或16位的二进制算术运算和逻辑运算； 运算结果送到通用寄存器或标志寄存器或写入存储

12、器。 2）FR标志寄存器存放ALU运算后的结果特征或机器运行状态，16 位，8086用了其中的9位。分： 条件标志位（6位） 控制标志位（3位）2.1.3 8086 CPU的内部结构 条件标志位 进位标志CF：1 (有进位/借位)0 (无进位/借位)零标志ZF：1 (结果为零)0 (结果非零)符号标志SF：1 (结果为负)0 (结果为正)溢出标志 OF ：1 (结果产生溢出)0 (结果没产生溢出)奇偶 PF ：1 (结果1的个数为偶数)0 (结果1 的个数为奇数)辅助进位AF：1 (b3向b4有进位/借位)0 ( b3向b4无进位/借位)二、指令执行单元EU2.1.3 8086 CPU的内部结

13、构二、指令执行单元EU 状态控制标志 方向标志DF：1（串操作中地址按减量方式）0 （串操作中地址按增量方式）追踪标志TF：1（单步执行方式）0 （连续执行方式）中断允许标志IF：1（CPU可响应可屏蔽中断请求）0 （CPU禁止响应可屏蔽中断请求）2.1.3 8086 CPU的内部结构二、指令执行单元EU 3）暂存寄存器16位，暂时存放参加运算的操作数，是不可编程的。4）通用寄存器8086 CPU内部有14个 16位寄存器，按其功能 可分为： 通用寄存器 段寄存器（CS、DS、 ES、SS） 控制寄存器（IP、FR）通用寄存器2.1.3 8086 CPU的内部结构二、指令执行单元EU（1）数据

14、寄存器16位，存操作数或操作数地址或运算结果等信息。AX寄存器称为累加器：使用频度最高，用于算术、 逻辑运算以及与外设传送信息等，可拆为AH、AL。BX寄存器称为基址寄存器：常用于存放存储器地址， 可拆为BH、BL。CX寄存器称为计数器：常作为循环或串操作等指令的 隐含计数器，可拆为CH、CL。DX寄存器称为数据寄存器：常用来存放双字数据的高 16位，或存放外设端口地址，可拆为DH、DL。2.1.3 8086 CPU的内部结构（2）变址和指针寄存器 个16位变址和指针寄存器：SI、DI、SP、BP，存 放存储单元偏移地址。 SI是源变址寄存器，DI是目的变址寄存器。字符串操 作中，SI和DI具

15、有自动增量或减量功能。 SP为堆栈指针寄存器，存放当前堆栈段中栈顶的偏移 地址。 BP为基址指针寄存器，存放堆栈段中某存储单元的偏 移地址。二、指令执行单元EU2.1.3 8086 CPU的内部结构5）EU控制电路二、指令执行单元EU接收从BIU指令队列中取出的指令代码，经 过分析、译码后形成各种实时控制信号，对各个 部件进行操作。 2.1.3 8086 CPU的内部结构总线接口单元BIU和执行单元EU并不是同步工作的，两者的动作管理遵循如下原则： 三、总线接口单元BIU与执行单元EU的工作每当8086的指令队列中有2个空字节，BIU自动工 作把指令取到指令队列中。而同时EU从指令队列取出一条指令，并用几个时钟周期去分析、执行指令。当 指令队列已满，而且EU对BIU又无总线访问请求时， BIU便进入空闲状态。在执行转移、调用和返回指令时，指令队列中的原有内容被自动清除。8086指令队列是6字节，8088的指令队列是4字节。(1)地址空间安排2.1.4 8086的内存储器存储器的分段 最大可直接寻址的内存 物理地址空间220=1MB； 00000H003FFH共1KB为中断向量表，存放中断 向量； FFFF0HFFFFFH共16个单元系统占用，放一