《实验08SSI时序逻辑电路实验(改)》由会员分享，可在线阅读，更多相关《实验08SSI时序逻辑电路实验(改)（15页珍藏版）》请在金锄头文库上搜索。
1、实验实验11 11 SSISSI时序逻辑电路实验时序逻辑电路实验 集成触发器集成触发器 一、实验目的一、实验目的1.掌握时序逻辑电路的功能测试方法。掌握时序逻辑电路的功能测试方法。2.学习用学习用JK触发器构成简单时序逻辑电路触发器构成简单时序逻辑电路的方法。的方法。3.学会使用学会使用CMOS逻辑电路芯片。逻辑电路芯片。4.熟悉时序电路（计数器）的波形测量方熟悉时序电路（计数器）的波形测量方法。法。Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011
2、 Aspose Pty Ltd.二、实验原理二、实验原理时序逻辑电路的设计方法：时序逻辑电路的设计方法：1、按题意进行逻辑命题，画状态图、选触发器；、按题意进行逻辑命题，画状态图、选触发器；2、列出其状态转换表（含自启动）及、列出其状态转换表（含自启动）及驱动驱动表；表；3、试用卡诺图简化法，写出各触发器的驱动方、试用卡诺图简化法，写出各触发器的驱动方程、状态方程和电路输出方程；程、状态方程和电路输出方程；4、画时序电路图；、画时序电路图；5、在、在MAX+PIUS上进行仿真，分析验证。上进行仿真，分析验证。 SSI时序逻辑电路实验时序逻辑电路实验Evaluation only.Created
3、 with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. SSI SSI时序逻辑电路实验时序逻辑电路实验三、实验内容三、实验内容1.1.验证验证JKJK触发器触发器CC4027CC4027的逻辑功能的逻辑功能2.2.用用JKJK触发器设计同步触发器设计同步2 2、4 4分频电路分频电路 用示波器观察和记录用示波器观察和记录CPCP、Q1Q1、Q2Q2的波形的波形3.3.设计一个同步时序脉冲产生器设计一个同步时序脉冲产生器用示波器观察和记录用示波器观察和记录CPCP、Q1
4、Q1、Q2Q2和和L L的波形的波形4.4.设计一个同步三分频电路（选做）设计一个同步三分频电路（选做）用示波器观察和记录用示波器观察和记录CPCP、Q1Q1、Q2Q2的波形的波形Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.一、验证一、验证JK触发器触发器CC4027的逻辑功能的逻辑功能1 1、触发方式、触发方式o主从型触发方式主从型触发方式 ：触发器的状态转换需要一个完整的时钟脉冲。o边沿触发方式（边沿触发方式
5、（ CC4027CC4027 ）清除清除预置预置输输 入入输输 出出RDSDCPJKQ01101001111*1*00 00Qn00 101000 010100 11翻翻转转001Qn注：*状态不定 n+1n+1Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.验证验证 体会、熟悉体会、熟悉SDRDQ/Q 00011011J=K=0JKQnCPQn+1/Qn+1 0001010110011101SD= RD=0Eval
6、uation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.2.用用JK触发器设计同步触发器设计同步2、4分频电路分频电路用用JK触发器设计同步触发器设计同步2、4分频电路所得波形图：分频电路所得波形图：1、正常工作（、正常工作（ SD = RD =0）CP 输入输入正方波（正方波（f =1kHz）将将CP、Q1、Q2 示波器示波器 要观察到真实的波形要观察到真实的波形关系，关键是关系，关键是触发触发。Evaluation only.C
7、reated with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.2.用用JK触发器设计同步触发器设计同步2、4分频电路分频电路问题：问题：2.CP CH2，Q1 CH1 触发信源选谁？触发信源选谁？1.观测观测3个以上的波形，应该如何操作？个以上的波形，应该如何操作？两两比较两两比较 应选择频率低的，即应选择频率低的，即CH1应将所有波形与应将所有波形与频率最低频率最低的波形比较！的波形比较！建议将建议将频率最低频率最低(周期最长周期最长)的信号始终保持的信号始终保
8、持 在在CH1中中Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.具体操作：具体操作： 选择频率最低的信号选择频率最低的信号Q2(Q1) CH1显示显示 触发信源选择触发信源选择 CH1 时钟脉冲时钟脉冲CP 送送 CH2显示显示观察观察Q2和和Q1Q1观察观察Q2 Q2 和和CPCP2.用用JK触发器设计同步触发器设计同步2、4分频电路分频电路Evaluation only.Created with Aspose.
9、Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.3.设计一个同步时序脉冲产生器设计一个同步时序脉冲产生器同步时序脉冲产生器所得波形同步时序脉冲产生器所得波形（1）确定触发器的类型和数量画状态图）确定触发器的类型和数量画状态图（2）列出状态表，得出状态方程）列出状态表，得出状态方程（3）化简得驱动方程，输出方程）化简得驱动方程，输出方程Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0
10、.Copyright 2004-2011 Aspose Pty Ltd.3.设计一个同步时序脉冲产生器设计一个同步时序脉冲产生器同步时序脉冲产生器参考电路同步时序脉冲产生器参考电路CPL=CPQ1Q2&J1Q1J2Q2K1K2时序脉冲电路注意：注意： 触发斜率选触发斜率选“下降下降沿沿”Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.4.设计一个同步三分频电路（选做）设计一个同步三分频电路（选做）同步三分频电路波形图
11、：同步三分频电路波形图：同步三分频电路参考电路图同步三分频电路参考电路图: :J1Q1K1J2Q2K2CPQ1三分频电路三分频电路Q2Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. SSI时序逻辑电路实验时序逻辑电路实验1电源（电源（VDD=5V、VSS=地地） 核对无误，再接入！核对无误，再接入！2输出端输出端切忌切忌短路短路、线与线与！3多余多余输入端输入端处理方法处理方法不能悬空不能悬空 CMOS与非门、与门
12、：接与非门、与门：接+5V CMOS或非门、或门：接地或非门、或门：接地4芯片管脚图芯片管脚图五、实验注意事项五、实验注意事项Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.芯片管脚图芯片管脚图MC14027 CD4027MC14011 CD4011MC14023 CD4023Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile
13、5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. SSI时序逻辑电路实验时序逻辑电路实验1. 设计实验内容设计实验内容3，画出实验电路图，以及对应绘出，画出实验电路图，以及对应绘出所测所测CP、Q1、Q2的电压波形，标出幅值和周期。的电压波形，标出幅值和周期。2. 设计实验内容设计实验内容4，画出实验电路图，以及对应绘出，画出实验电路图，以及对应绘出所测所测CP、Q1、Q2、L的电压波形，标出幅值和周期。的电压波形，标出幅值和周期。 3. 根据实验内容根据实验内容5，画出实验电路图，并对应绘出，画出实验电路图，并对应绘出CP、Q1、Q2的波形，标出幅值和周
14、期。的波形，标出幅值和周期。 六、实验报告要求六、实验报告要求Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd. SSI时序逻辑电路实验时序逻辑电路实验1. 在本实验中，能用负方波代替时钟脉冲吗？在本实验中，能用负方波代替时钟脉冲吗？为什么？为什么？2. 观察同步时序脉冲产生器观察同步时序脉冲产生器CP和和L波形时，若波形时，若CP信号送示波器信号送示波器CH1通道，输出通道，输出L送送CH2通道，通道，“触发选择触发选择”置置CH1通道，示波器上所显示的通道，示波器上所显示的波形能稳定吗？若不能稳定，应如何选择触发波形能稳定吗？若不能稳定，应如何选择触发源？源？ 七、思考题七、思考题Evaluation only.Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0.Copyright 2004-2011 Aspose Pty Ltd.
