《什么恐怖片或者鬼片最吓人？》由会员分享，可在线阅读，更多相关《什么恐怖片或者鬼片最吓人？（71页珍藏版）》请在金锄头文库上搜索。
1、第6章 存储系统计算机教学实验中心天天影视 httpwww.365vod.cc1主要内容n微型机存储系统的概念和体系结构n存储器的分类及其特点n半导体存储芯片的外部特性及其与系统的连接n存储器管理技术n高速缓存的一般概念26.1 概述n存储系统n存储器的分类及主要技术指标3微型机的存储系统n将两个或两个以上速度、容量和价格各不相 同的存储器用硬件、软件或软硬件相结合的 方法连接起来就构成存储系统。n系统的存储速度接近较快的存储器，容量接 近较大的存储器。4微型计算机系统Cache存储系统主存储器高速缓冲存储器虚拟存储系统主存储器磁盘存储器5存储系统的层次结构由上至下容量越来越大，速度越来越慢，
2、价格越来越低通用寄存器堆及指令、数据缓冲栈高速缓存主存储器联机外存储器脱机外存储器6存储系统的主要技术指标n存储容量（S）n单位容量的平均价格（C）C =（C1S1+C2S2）/（S1+S2）n存取周期 T=HT1+（1-H）T2n访问效率 E=T1/T命中 率7存储器的分类n高速缓冲存储器n主存储器n辅助存储器内存储器半导体存储器8半导体存储器n由能够表示“0”和“1”、具有记忆功能的一 些物理器件组成。n能存放一位二进制数的物理器件称为一个 存储元。n若干存储元构成一个存储单元。9半导体存储器随机存取存储器（RAM）只读存储器（ROM）FLASH存储器（闪存）静态RAM动态RAM掩模ROM
3、一次编程型ROM（PROM）可读写ROMEPROMEEROM10半导体存储器的主要技术指标n存储容量n存取时间和存取周期n存储器带宽 单位时间内存储器可读写的字节数 n平均故障间隔时间（MTBF） 可靠性n功耗CPU读写存储器的时间必须大于存储芯片的额定存取时间116.2 随机存取存储器主要内容：nSRAM与DRAM的主要特点n几种常用存储器芯片及其与系统的连接12一、静态存储器SRAM特点：n存储元由双稳电路构成，存储信息稳定。13典型SRAM芯片了解：n主要引脚功能n工作时序n与系统的连接使用14SRAM 6264芯片n容量：8K8n芯片外部引线图156264芯片的主要引线n地址线：A0A
4、12；n数据线：D0D7；n输出允许信号：OE；n写允许信号：WE；n选片信号：CS1，CS2166264的工作过程n读操作n写操作工作时序176264芯片与系统的连接D0D7A0A12WE OECS1CS2A0A12MEMW MEMR译码 电路高位地 址信号D0D7系 统 总 线6264 +5V18译码电路n将输入的二进制（地址）编码变换为一个特 定的输出信号，即：将输入的高位地址信号通过变换，产生 一个有效的输出信号，该信号选中某一个存 储器芯片，使该存储器芯片进入工作状态。参与译码的高位地址信号决定了存储器的 地址范围。19译码方式n全地址译码n部分地址译码20全地址译码n用全部的高位地
5、址信号作为译码器的输入n存储器芯片的每一个存储单元都具有唯一的内存地址，即存储单元与地址编号是一对一的关系。21全地址译码例A19 A18 A17 A16 A15 A14 A13&16264CS1全部高位地址信号（A19-A13）都作为译码器输入。低位地址信号（A12-A0）接到6264的地址引脚。6264的地址范围 =？ 22部分地址译码n用部分高位地址信号（而不是全部）作为译 码器的输入n存储器芯片的每一个存储单元具有多个内存 地址，即存储单元与地址编号是一对多的关 系。23部分地址译码例nA18不参加译码，从而使被选中芯片的每个单元都拥 有两个地址。6264的地址范围？A19 A17A1
6、6A15 A14 A13&16264CS124应用举例n将SRAM 6264芯片与系统连接，使其地址范围为：38000H39FFFH。n使用74LS138译码器构成译码电路。25应用举例D0D7A0A12WE OECS1 CS2A0A12MEMW MEMRD0D7A19G1 G2A G2BC B A&A18 A14A13A17A16A15+5VY0系 统 总 线74LS138626426二、动态随机存储器DRAM特点：n存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新。27典型DRAM芯片2164An2164A：64K1bitn采用行地址和列地址来
7、确定一个单元；n行列地址分时传送。n共用一组地址信号线n地址信号线的数量仅为同等容量SRAM芯片的一半。01000 1 0 0COLROW存储矩阵282164A的内部结构A0A7存储矩阵 256256行地址 锁存 及译码列地址锁存 及译码.列放大器 .DoutDin控制 电路RAS#CAS#WE#29主要引线nRAS：行地址选通信号。用于锁存行地址；nCAS：列地址选通信号。地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存芯片中。n nA0-A7：地址线nDIN： 数据输入nDOUT：数据输出WE=0 数据写入WE=1 数据读出WE：写允许信号30工作时序n数据读出
8、n数据写入n刷新，一次一行312164A在系统中的连接n利用8片2164A构成64KB存储体；n通过选择控制芯片将存储体与系统相连。简化的电路原理图326.3 只读存储器（ROM）特点：n可随机读取数据，但不能随机写入；n掉电后信息不丢失33一、EPROM特点：n可多次编程写入；n掉电后内容不丢失；n内容的擦除需用紫外线擦除器。34典型EPROM芯片2764n8K8bit芯片，其引脚与SRAM 6264完 全兼容；n地址信号：A0 A12n数据信号：D0 D7n输出信号：OEn片选信号：CEn编程脉冲输入：PGM352764的工作方式数据读出编程写入擦除标准编程方式快速编程方式编程写入：每出现
9、一个编程脉冲就写入一个字节数据P249表36二、EEPROM特点：n可在线编程写入；n掉电后内容不丢失；n电可擦除。37工作方式n数据读出n编程写入n擦除字节写入： 每次写入一个字节自动页写入：每次写入一页（32字节）字节擦除：一次擦除一个字节片擦除：一次擦除整片38典型EEPROM芯片98C64A：n容量8K8；n13根地址线（A0 A12）；n8位数据线（D0 D7）；n输出允许信号（OE）；n写允许信号（WE）；n选片信号（CE）；n状态输出端（READY/BUSY）。3998C64A的写入方法n方法1：n每写入一个字节都判断READY/BUSY端的状 态，仅当该端为高电平时才可写入下一
10、个字 节。n方法2：n每写一个字节后，等待一段时间(10ms) 再写下一个字节。n98C64A的写入时间为510ms40EEPROM芯片应用例n使用98C64A作为存储器芯片，芯片地址 为30000H31FFFH，现将其连接到 8086系统，并向其8K个单元全部写入 FFH。41三、闪速存储器（Flash）特点：n无需后备电源；n可实现在线编程；n编程写入及擦除速度快。42典型Flash芯片28F040：n容量：512K8bn控制方式：n利用内部状态寄存器控制芯片的工作 43Flash的工作方式数据读出编程写入：擦 除读单元内容读内部状态寄存器内容读芯片的厂家及器件标记数据写入，写软件保护字节
11、擦除，块擦除，片擦除擦除挂起446.4 存储器扩展技术n用多片存储芯片构成所需的内存容量，每个 芯片在内存中占据不同的地址范围，任一时 刻仅有一片（或一组）被选中。位扩展 字扩展 字位扩展45存储器扩展技术n存储器芯片的存储容量等于：单元数每单元的位数字节数字长46位扩展n当存储器芯片的字长小于所需内存单元的 字长时，则进行位扩展，使每个单元的字 长满足要求。47位扩展例n用8片2164A（64K1位 DRAM）芯片构成64KB存 储器。A0 A152164A2164A2164AD0 D7 D0D1D7A0A7WE# RAS# CAS#行/列地址多 路转换器地址选择A0A7A0A748位扩展原
12、则n将每片的地址线、控制线并联，数据线分 别引出。n位扩展特点：存储器的单元数不变，位数增加。49字扩展n地址空间的扩展。芯片每个单元中的字长满 足，但单元数不满足。n扩展原则：每个芯片的地址线、数据线、控制线并联， 仅片选端分别引出，以实现每个芯片占据不 同的地址范围。50字扩展例n用64K8的SRAM芯片构成128KB的存储器51字位扩展n根据内存容量及芯片容量确定所需存储芯 片数；n进行位扩展以满足字长要求；n进行字扩展以满足容量要求。n若已有存储芯片的容量为LK，要构成容 量为M N的存储器，需要的芯片数为：（M / L） （N / K）52字位扩展例n用32K1位SRAM芯片构成25
13、6KB的内存。538086的16位存储器接口n数据总线为16位，但存储器按字节进行编址n用两个8位的存储体(BANK)构成BANK1 奇数地址BANK0 偶数地址D15-D0D7-D0D15-D8A19-A0译码器控制信号体选信号 和读写控制如何产生？如何连接？548086的16位存储器接口n读写数据有以下几种情况：n读写从偶数地址开始的16位的数据n读写从奇数地址开始的16位的数据n读写从偶数地址开始的8位的数据n读写从奇地址开始的8位的数据n8086读写16位数据的特点：n读16位数据时会读两次，每次8位。n读高字节时BHE=0，A0=1；n读低字节时BHE=1，A0=0n每次只使用数据线
14、的一半：D15-D8 或 D7-D0n写16位数据时一次写入。nBHE和A0同时为0n同时使用全部数据线D15D0 558086的16位存储器接口n两种译码方法n独立的存储体译码n每个存储体用一个译码器n缺点：电路复杂，使用器件多。n独立的存储体写选通n译码器共用，但为每个存储体产生独立的写控制 信号n但无需为每个存储体产生独立的读信号，因为8086每 次仅读1字节。对于字，8086会连续读2次。n电路简单，节省器件。56独立的存储体译码D15-D9D8-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#
15、Y7#Y0#Y7#C B AA19 A18 A17C B AA19 A18 A17CS#G1 G2A# G2B#G1 G2A# G2B#OE# WE#OE# WE#MEMR# MEMW#BHE#A0VccVcc注 意 这 些 信 号 线 的 连 接MEMW#信号同时有效，但只有一个存储体被选中57独立的存储体写选通D15-D9D8-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#C B AA19 A18 A17CS# G1 G2A# G2B#OE# WE#OE# WE#MEMR#BHE#A0Vcc
16、 GNDMEMW#11586.5 高速缓存（Cache)了解：nCache的基本概念；n基本工作原理；n命中率；nCache的分级体系结构59Cache的基本概念n由于CPU与主存之间在执行速度上存在较大的差异，为提高CPU的效率，并考虑到价格因素，基于程序的局部性原理，在CPU与主存之间增加的高速缓冲存储器 Cache技术60Cache的工作原理CPUCache 主 存DB61Cache的命中率nCache与内存的空间比一般为：1128nCPU读取指令或数据时首先在Cache中找，若 找到则“命中”，否则为“不命中”。n命中率影响系统的平均存取速度系统的平均存取速度=Cache存取速度命中率+RAM存取速度不命中率62Cache的读写操作读操作写操作贯穿读出式旁路读
