《南理工数字钟设计(优秀)》由会员分享，可在线阅读，更多相关《南理工数字钟设计(优秀)（17页珍藏版）》请在金锄头文库上搜索。
1、 1 多功能数字计时器设计多功能数字计时器设计 实验报告实验报告 姓名姓名： 专业专业： 电气工程及其自动化 学号学号： 2 目录目录 一一. .实验目的实验目的 (3) 二二. .设计设计内容内容简介简介 (3) 三三. .设计功能要求设计功能要求 (3) 四电路设计原理图四电路设计原理图 (3) 五电路原理介绍：五电路原理介绍： (4) 六单元电路设计六单元电路设计 1.秒信号发生电路 （4） 2.译码显示电路 （5） 3.计时电路 （6） 4.清零电路 （7） 5.校分电路 （8） 6.报时电路 （8） 7.附加电路-动态显示 （9） 七实验中遇到的问题以及解决方法七实验中遇到的问题以及
2、解决方法 （10） 八八. . 实验体会实验体会 （11） 附录附录 3 一、实验目的一、实验目的 1 掌握常见集成电路的工作原理和使用方法。 2 学会单元电路的设计方法。 二、二、设计设计内容内容简介简介 本实验采用中小规模集成电路设计一个数字计时器。 数字计时器是由脉冲发生电路，计时电路，译码显示电路，和控制电路等几部分组成。其中控制电路由清零电路，校分电路和报时电路组成。 三、设计功能要求三、设计功能要求 1、设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号（f1=1Hz,f2=1KHz,f3=2KHz） 。 2、设计一个计时电路，完成 0 分 00 秒9 分
3、 59 秒的计时功能。 3、设计报时电路，使数字计时器从 9 分 53 秒开始报时，每隔一秒发一声，共发三声低音， 一声高音； 即 9 分 53 秒、 9 分 55 秒、 9 分 57 秒发低音 （频率 1kHz） ，9 分 59 秒发高音（频率 2kHz） 。 4、设计校分电路，在任何时候，拨动校分开关，可以 2HZ 进行校分。 5、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零。 6、系统级联调试，将以上电路进行级联完成计时器的所有功能。 7、可增加数字计时器附加功能，例如数字计时器定时功能、电路起停功能、电路采用动态显示等。 四电路设计原理图四电路设
4、计原理图 数字计时器是由秒信号发生电路，9,5,9 计时电路，清零电路，校分电路以及报时电路组成。电路构造原理如下： 4 五电路原理介绍：五电路原理介绍： 本电路采用晶体产生稳定的高频振荡信号， 通过分频电路产生计时器所需的1Hz 脉冲信号。秒信号发生电路，计时电路，以及显示电路组成了一个基本的计时器。 同时清零电路能够在通电时和运行过程中给计时器清零，校分电路可以快速的校分操作，报时电路则会在 9 分 53 秒、9 分 55 秒、9 分 57 秒发低音（频率1kHz） ，9 分 59 秒发高音（频率 2kHz） 。 六单元电路设计六单元电路设计 1.1.秒信号发生电路秒信号发生电路 秒信号发
5、生电路为计时器提供计时信号，对频率的稳定性要求较高，因此采用 32768Hz 的晶体组成晶体多谐振荡器。 该振荡器能产生频率为 Hz 的脉冲信号。通过 CD4060 分频器，从 分别可以得到频率为 2,4 1024,2048Hz的信号。2Hz 信号再经过有 D 触发器组成的二分频电路则可以得到计时所需的1Hz 信号。用 D 触发器组成二分频电路只需将 D 脚与 相接即可。 秒个位秒个位 秒十秒十位位 分分位位 计时电路计时电路 报报时电路时电路 秒信号秒信号 清零清零电路电路 校分校分电路电路 5 2.2.译码显示电路译码显示电路 译码显示电路采用的是 3 个 CD4511 显示译码器和 3
6、个共阴极数码管。CD4511 显示译码器有 a,b,c,d,e,f,g,7 个输出端 ，分别与数码管的对应管脚相接，同时数码管的阴极通过一个 300 的电阻接地。电阻在此起到限流的作用，防止电流过大烧坏数码管。要使译码器处在译码状态，需要将译码器的LT，BI接高电平，将LE 接地。 X1R26-32.768kHzR122M C1 10PFC2 20PFVCC 5VU14060BD_5VO122 O133RTC10O37MR12RS11O45 O54 O66 O714 O813 O915 O111CTC9U3A74S74D1D21Q51Q61CLR11CLK31PR41HZ信 号2048Hz 1
7、024HzU5 4511BD_5VDA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14EL5BI4LT3R3 300U3A BC D E F GCK6 3.3.计时电路计时电路 计时电路分为秒个位计时电路，秒分位计时电路，和分位计时电路。秒分位计时电路由 74LS161 构成。分位和秒个位计时电路分别由两个 4518BCD 码计数器构成。秒个位计时电路由秒信号电路产生的 1Hz 信号直接输入到 CP 端，使4518 完成十进制计数功能。4518 的 4 个输出端 Q1，Q2，Q3，Q4 分别接到显示译码器 4511 的 4 个输入端 A， B， C， D。 为了使 7
8、4LS161 完成 00000101 计数，将 74161 的 2Q1，2Q3，通过一个与非门接到 161 的置数端 LOAD，同时将 A，B，C，D 分别接低电位。74161 的 ENP，ENT 端同样接地，这样便完成了模六计数器的设计。将 1Q4 取非后接到 161 的 CLK 端作为时钟信号（74161 是上升沿触发） 。2Q3 则直接与分位的 4518 的 EN 端相连，此时，4518 的 CP 应接地。 U12 4511BD_5VDA7 DB1 DC2 DD6OA13OD10 OE9 OF15OC11OB12OG14EL5 BI4 LT3U4 4511BD_5VDA7 DB1 DC2
9、 DD6OA13OD10 OE9 OF15OC11OB12OG14EL5 BI4 LT3U5 4511BD_5VDA7 DB1 DC2 DD6OA13OD10 OE9 OF15OC11OB12OG14EL5 BI4 LT3U6A 4518BD_5V1A3 1B4 1C5 1D6EN12 MR17CP11U8A 4518BD_5V1A3 1B4 1C5 1D6EN12 MR17CP11U7 74161NQA14 QB13 QC12 QD11RCO15A3 B4 C5 D6ENP7 ENT10LOAD9 CLR1CLK2U10A 7400NVCC 5VR1 300R2 300R3 300U3A B
10、 C D E F GCKU2A B C D E F GCKU1A B C D E F GCKU9A4069BCL_5V1Hz信 号7 4.4.清零电路清零电路 清零电路由限流电阻，电容，开关和 2 个非门组成。4518 的清零端是高电平有效，74161 的清零端是低电平有效，因此，通过 2 个非门可以获得所需的高电平和低电平。清零电路的 B 点接 4518 的清零端，C 点接 74161 的清零端。清零电路的工作原理如下：当电路刚通电的一瞬间，由于电容处于充电状态，此时电容相当于一条导线，A 点为低电位，则 B 点 C 点分别为高电平和低电平，计时电路清零。计时器正常计时时，关闭开关，A 点处
11、于低电位，B 点 C 点分别为高电平和低电平，清零电路工作。 5.5.校分电路校分电路 校分电路用来对分位进行快速的调整。正常计时时，分位由 74161 提供的进位信号计时， 需要校分时， 由信号源提供的 2Hz 信号直接输入到分位 4518 的 EN端，对分数快速调整。电路中，两个 7400 与非门组成消颤电路。防止电路误动作。开关打到上方，A 点为低电位，2Hz 信号无法通过与非门，2Q3 可以通过与非门，输入到分位的时钟端。反之，2Hz 信号可以输入到分位 4518 的时钟端，进行校分操作。 VCC 5VR110.0kC120PFU1A 4069BCL_5VU1B 4069BCL_5VJ
12、1Key = A 4518清 零74161清 零BCA8 6.报时电路报时电路 按设计要求，报时电路需要在 9 分 53 秒、9 分 55 秒、9 分 57 秒发低音（频率 1kHz） ，9 分 59 秒发高音（频率 2kHz） 。 时间 分位 秒十位 秒个位 独立部分 9:53 1001 0101 0011 1Q2 9:55 1001 0101 0101 1Q3 9:57 1001 0101 0111 1Q2，1Q3 9:59 1001 0101 1001 1Q4 公共部分 3Q1 ，3Q4 2Q1，2Q3 1Q1 公共部分是必须满足的，对 3Q1，3Q4，2Q1，2Q3 取与。使用四入与门
13、，多出的 1Q1 分配到两边的与门。 1Q2，1Q3 两者只要满足其一即可，因此，对它们取或。 计时器到 9:59 分时，1Q4 输出高电位，所以对 1Q4，2KHz 信号，1Q1，以及公共部分取与，产生的则为驱动高音的信号。 计时器到 9:53，9:55，9:57 时，由 1Q2，1Q3 取或后同 1KHz 信号和 1Q1 取与，产生的则为驱动低音的信号。 四种情况满足任意一种，蜂鸣器即工作，因此两者取或后接入到蜂鸣器驱动电路。 （蜂鸣器驱动电路由电阻和三级管组成，推动蜂鸣器工作。如不采用驱动电路，蜂鸣器的声音很低，很难听到。 ） U1A7400NU2A7400NU3A7400NU4A7400NU5A7400NR1 300VCC 5VR2 300VCC 5VJ1Key = SpaceU6A4069BCL_5V2Hz信
