电子技术及应用第9章

《电子技术及应用第9章》由会员分享，可在线阅读，更多相关《电子技术及应用第9章（57页珍藏版）》请在金锄头文库上搜索。

1、第第9 9章章 组合逻辑电路组合逻辑电路 组合合逻辑电路的分析、路的分析、设计 本章主要内容：本章主要内容：返返 回回前前 进组合逻辑电路的设计组合逻辑电路的设计1 1设计步骤设计步骤 （1 1）根据逻辑要求列出真值表；）根据逻辑要求列出真值表； （2 2）由真值表写出表达式；）由真值表写出表达式； （3 3）化简表达式（一般用卡诺图法化简）；）化简表达式（一般用卡诺图法化简）； （4 4）得到逻辑图。）得到逻辑图。2 2设计举例设计举例 某某产产品品有有A A、B B、C C、D D四四种种指指标标，其其中中A A为为主主指指标标。当当包包含含A A在在内内的的三三项项指指标标合合格格时时，

2、产产品品属属正正品品，否否则则为为废废品品。设设计计产产品质量检验器（用与非门实现）品质量检验器（用与非门实现）. . 用用Y Y表表示示产品品。A A、B B、C C、D D为1 1时表表示示合合格格，为0 0表示不合格。表示不合格。 真真值表如右：表如右： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1

3、公式公式: :Y = ABD + ACD + ABC Y = ABD + ACD + ABC + ABCD用卡用卡诺图化化简 Y = ABD + ACD + ABC Y = ABD + ACD + ABC 化成与非形式：化成与非形式： Y = ABD ACD ABCY = ABD ACD ABC作作逻辑电路路图： 9.1 9.1 编码器编码器编码器（编码器（Coder） 将将数数字字、字字母母、符符号号等等转换为二二进制制代代码的的电路路。本本节以十以十进制数制数码84218421编码器器为例。例。 电电路路构构成成设设想想：电路路由由十十个个输入入端端（分分别代代表表十十个个十十进制制数数码

4、）、四四个个输出出端端（分分别到到表表四四位位84218421码）构构成成。正正常常工工作作时，只只能能有有一一个个输入入端端输入入信信号号（低低电平平），其其余余输入入端端均均无无信信号号（均均为高高电平平），每次每次输入都入都对应一一组输出代出代码。 设输入入端端为S S0 0,S,S1 1,S,S2 2,S,S3 3,S,S4 4,S,S5 5,S,S6 6,S,S7 7,S,S8 8,S,S9 9 , ,输出出端端为D,C,B,AD,C,B,A，控控制制标志志端端S(S=1S(S=1编码、S=0S=0不不编码) )，则真真值表如下：表如下： S9 S8 S7 S6 S5 S4 S3 S

5、2 S1 S0 D C B A S 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 2 1 1 1 1 1 1 1 0 1 1 0 0 1 0 1 3 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 4 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 5 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 6 1 1 1 0 0 1 1 1 1 1 0 1 1 0 1 7 1 1 0 1 1 1 1 1 1 1 0 1 1

6、1 1 8 1 0 1 1 1 1 1 1 1 1 1 0 0 0 1 9 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1求出表达式后，得到如下求出表达式后，得到如下电路：路： 集成集成编码器（以编码器（以74147为例为例 ） 1 1、2 2、3 3、4 4、1111、1212、1313为数数码输入入端端（低低电平平有有效效），6 6、7 7、9 9脚脚为编码输出出端。端。5 5、1414、1515为控制端。控制端。 译码器（译码器（Encoder） 将将编码变成原始符号并成原始符号并显示出来的示出来的电路。路。 （1 1）显显示示系系统统：真真空空数数码管管、荧光光数数码管管、

7、七七段段数数码管、点管、点阵显示等。示等。 （2 2）七段数码管）七段数码管由由7 7个个发光二极管构成，靠控制各段光二极管构成，靠控制各段发光来光来显示数示数码。7 7个个发光二极管有共阴、共阳两种解法。光二极管有共阴、共阳两种解法。（3 3）8421BCD8421BCD码七段数码显示译码器真值表码七段数码显示译码器真值表 （4 4）8421BCD8421BCD码码七段数七段数码显码显示示译码译码器表达式器表达式 （5 5）8421BCD8421BCD码七段数码显示译码器电路图码七段数码显示译码器电路图 集成集成译码器（以译码器（以74138为例为例 ） C C、B B、A A为编码输入入端

8、端，0 0、1 1、2 2、3 3、4 4、5 5、6 6、7 7为译码输出出端端（根根据据CBACBA的的不不同同，某某一一输出出端端为低低电平平），GAGA、GBGB、G1G1为控制端。控制端。 9.3 9.3 数据选择器（数据选择器（MUXMUX） 数数据据选择器器是是多多输入入、单输出出电路路，即即同同时有有多多个个数数据据输入入，而而电路路只只选择其其中中一一个个数数据据输出出。其其中中，有有2 2n n个个数数据据输入入，选择控控制制端端应有有n n个个（n n位位）。数数据据输出出只只能能有有一一个个。以以8 8选11MUXMUX为例。例。1 1集成集成 8 8选选1 MUX1

9、MUX 其其中中，E=0E=0工工作作、E=1E=1不不工工作作；D D0 0DD7 7为数数据据输入入端端、CBACBA为选择控制端。控制端。或或Y=mY=m0 0D D0 0+m+m1 1D D1 1+m+m2 2D D2 2+m+m3 3D D3 3+m+m4 4D D4 4+m+m5 5D D5 5+m+m6 6D D6 6 2 28 8选选1MUX1MUX逻辑图逻辑图9.4 9.4 数值比较器数值比较器 1 1一位数值比较器一位数值比较器 （1 1）真值表）真值表输输 入入 输输 出出 A B FAB FAB FAB 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1

10、 0 0 1（2 2）表达式）表达式 （3 3）逻辑电路逻辑电路F FA AB B = A B = A B F FA AB B = A B = A B F FA AB B = A B + A B = A B + A B 2 2集成数集成数值值比比较较器器 其中其中，A A3 3A A2 2A A1 1A A0 0、 B B3 3B B2 2B B1 1B B0 0分分别为四位二四位二进制数。制数。利用利用2 2个个4 4位比位比较器可构成器可构成1 1个个8 8位比位比较器。器。 3 3比比较较器的器的扩扩展展 其中其中， A A7 7A A6 6A A5 5A A4 4A A3 3A A2

11、2A A1 1A A0 0、 B B7 7B B6 6B B5 5B B4 4B B3 3B B2 2B B1 1B B0 0分分别为八位二八位二进制数。制数。9.5 9.5 加法器加法器1 1半加器半加器 只只考考虑加加数数，不不考考虑来来自自低低位位进位位的的一一位位二二进制制数加法数加法电路。路。 （1 1）真值表）真值表（2 2）表达式）表达式（3 3）逻辑图逻辑图 F Fi i = A = Ai iBBi i COCOi i = A = Ai i B Bi i 2 2全加器全加器 不不仅考考虑加数，加数，还考考虑了来自低位的了来自低位的进位。位。 （1 1）真值表）真值表（2 2）表

12、达式）表达式（3 3）逻辑图逻辑图 F Fi i= A= Ai iBBi iCCi i COCOi i = A = Ai i B Bi i 3 3多位加法器多位加法器 由多个全加器由多个全加器连接而成。接而成。下下图为4 4位加法器位加法器4 44位集成加位集成加法法器器 利用利用4 4位加法器位加法器实现84218421码和余和余3 3码的互相的互相转换 余余3 3码比比84218421码多多3 3，只只要要在在84218421码上上加加上上00110011即即是是余余3 3码。而而余余3 3码减减去去3 3既既是是84218421码。实际是是加加上上-3-3，即加上，即加上-3-3的的补码

13、11011101。 可编程逻辑器件可编程逻辑器件 概述概述存储器存储器：存储大量二值信息（或称为二值数据）的半导体器件。：存储大量二值信息（或称为二值数据）的半导体器件。用途用途：在计算机或数字系统中存储数据。：在计算机或数字系统中存储数据。主要指主要指标：存：存储容量容量(多用字多用字节为单位位)、存取速度、存取速度(完成一次完成一次存取所需的存取所需的时间)。计算机存算机存储器分器分类( 两大两大类):1.外存外存:不在主板上的存不在主板上的存储器器1.纸张打印打印2.磁存磁存储器器( 1)录音音录像磁像磁带;(2)软盘;( 3)硬硬盘.3.激光激光盘:CD;VCD;DVD外存外存分分类2

14、.内存内存:(在主板上的半在主板上的半导体导体读存存储器器.)1.ROM(掩模掩模ROM)（可可(一次一次)编程程ROM ） （紫外紫外线擦除擦除电可写可写电可可读ROM ）随机存储器随机存储器RAM1.静态存储器静态存储器SRAM (Static RAM)2.动态存储器动态存储器DRAM (Dynamic RAM)内内存存按按功功能能分分类5. Flash Memory(快快闪存存储器器PROM)6.PLD (可可编程程逻辑器件器件)只读存储器只读存储器ROM3.存储条存储条:多块多块RAM组成成 也分也分:(1) SRAM单通道通道RAM; ( 2)DRAM双通道双通道RAM. 4.EEP

15、ROM(电可擦可擦电可写可写电可可读ROM )一、掩模只读存储器一、掩模只读存储器 (ROM)又称为固定又称为固定ROM。工厂。工厂按用户要求生产出来后，按用户要求生产出来后，用户不能改动。用户不能改动。1. ROM的构成的构成 存储矩阵存储矩阵：由若干：由若干存储单元排列成矩阵存储单元排列成矩阵形式。形式。储存单元：可由二极管、双极性三极管或储存单元：可由二极管、双极性三极管或MOS管构成。管构成。 地址译码器地址译码器：根据地址输入，在存储矩阵中选出指定的字对：根据地址输入，在存储矩阵中选出指定的字对应的单元，把数据送往输出缓冲器。应的单元，把数据送往输出缓冲器。输出缓冲器输出缓冲器：增加

16、带负载能力；同时提供三态控制，以便和系：增加带负载能力；同时提供三态控制，以便和系统的总线相连。统的总线相连。2.电路及工作原理电路及工作原理二四线二四线译码器译码器W为为字线字线(1)存储矩阵由二极管存储矩阵由二极管 组成的存储器；组成的存储器；真值表：真值表：D为位线为位线0011D01010D11101D21010D31010A01100A1 2.用用MOS工艺制造的工艺制造的ROM的存储矩阵如图：的存储矩阵如图：或非门或非门二、可二、可编程只程只读存存储器器PROM特点特点:产品出厂时存的全是产品出厂时存的全是1，用户可一次性写入，即，用户可一次性写入，即把某些把某些1改为改为0。工工

17、艺:存存储单元多采用熔元多采用熔丝低熔点金属或多晶硅。低熔点金属或多晶硅。写入写入时设法在熔法在熔丝上通入上通入较大的大的电流将熔流将熔丝烧断断。(右右图示示)16字字8位的位的PROM十十六六条条字字线线W八八条条位位线线D1.读出时读出时:2.读出放大器读出放大器(AR) 工工作，作，3.写入放大器写入放大器(AW )不不工作工作。2.写入时写入时:VCC提高到提高到编程程电平，平，写入放大器工写入放大器工作，且输出低电平，作，且输出低电平，将对应的熔丝烧断。将对应的熔丝烧断。缺点：不能重复擦除。缺点：不能重复擦除。三、三、紫外线擦除的只读存紫外线擦除的只读存储器储器(EPROM）1.工艺

18、工艺:使用使用浮栅雪崩注入浮栅雪崩注入MOS管管（Floating-gate Avalanche-Injuction MOS，简称，简称FAMOS管。）管。）(右图为右图为P沟道形沟道形) 写入写入: ( (1)1) FAMOS FAMOS管子原来不导通。在漏源之间加上较高电管子原来不导通。在漏源之间加上较高电压后（如压后（如-20V-20V），漏极），漏极PNPN结雪崩击穿，部分高速电子积累在浮栅结雪崩击穿，部分高速电子积累在浮栅上，使上，使MOSMOS管导通管导通, ,这时为存这时为存11。 (2) (2)无高压输入的单元无高压输入的单元, ,为原用紫外线擦除过为原用紫外线擦除过, ,浮栅

19、上浮栅上电荷释放电荷释放, FAMOS, FAMOS管子原来不导通管子原来不导通, ,为清为清0.0.擦除擦除：用紫外线：用紫外线X射线擦除。射线擦除。 浮栅上电荷可长期保存在浮栅上电荷可长期保存在125环境温度下，环境温度下，70%的电荷的电荷能保存能保存10年以上。年以上。 缺点缺点：需要两个：需要两个MOS管；编程电压偏高；管；编程电压偏高；P沟道管的开关速度低。沟道管的开关速度低。四四、电可擦除电可擦除EPROM(EEPROM) 用紫外用紫外线擦除操作复擦除操作复杂，速度很慢。，速度很慢。必必须寻找新的存找新的存储器件，使得可以器件，使得可以用用电信号信号进行擦除。行擦除。使用使用叠叠

20、栅注入注入MOS管管IMOS (Stacked-gate Injuction MOS)可完成可完成项改革改革SIMOS构造构造：用用N沟道管；增加控制栅。沟道管；增加控制栅。 原理：原理：(a)读出出: T1漏漏-源加源加+5V;控制极加控制极加+3V;则(1) T1原原浮浮栅极存极存有有电荷荷, 导通通,为1; (2)原原浮浮栅极不存有极不存有电荷荷,T1不不导通通,为0.(b)写入写入1: T1漏漏-源加源加0V;控制极加控制极加+20V;则电子被控制极高子被控制极高压俘俘获而存在浮而存在浮栅极极,T1导通通,存存1;(c)写入写入0: T1漏漏-源加源加+20V;控制极加控制极加0V;则

21、浮浮栅极的极的电子被漏子被漏-源高源高压所中和所中和,浮浮栅极不存在极不存在电子而不子而不导通通,为存存0;采用新型隧道氧化层采用新型隧道氧化层MOS管。管。1.隧道层在源区；隧道层在源区；2.隧道层更薄隧道层更薄1015nm。在控制栅和源极间加。在控制栅和源极间加12V电压即电压即可使隧道导通。可使隧道导通。该管特点：该管特点：五五.快快闪存存储器器(Flash Memory）EEPROM的缺点：擦写需要的缺点：擦写需要高高电压脉冲；擦写脉冲；擦写时间长；存；存储单元需两只元需两只MOS管。管。快快闪存存储器就是器就是针对此缺此缺点研制的。点研制的。工作原理：工作原理：1.写入写入:利用雪崩

22、注入法。源极接地；利用雪崩注入法。源极接地；漏极接漏极接6V；控制栅；控制栅12V脉冲，宽脉冲，宽10s。2.擦除擦除:用隧道效应。控制栅接地；用隧道效应。控制栅接地；源极接源极接12V脉冲，宽为脉冲，宽为100ms。因为片内所有叠栅管的源极都连因为片内所有叠栅管的源极都连在一起，所以一个脉冲就可擦除在一起，所以一个脉冲就可擦除全部单元。全部单元。3.读出读出：源极接地，字线为：源极接地，字线为5V逻辑高逻辑高电平。电平。6V0V12V10 s0V12V100ms快闪存储器特点：集成度高，容量大，成本低，使用快闪存储器特点：集成度高，容量大，成本低，使用方便。已有方便。已有64兆位产品问世。很

23、有发展前途。兆位产品问世。很有发展前途。5V6.可编程逻辑器件（PLD） 一一.概述概述 可编程逻辑器件（PLD）是20世纪80年代发展起来的一种通用的可编程的数字逻辑电路。它是一种标准化、通用的数字电路器件，集门电路、触发器、多路选择开关、 三态门等器件和电路连线于一身。PLD使用起来灵活方便，可以根据逻辑要求设定输入与输出之间的关系，也就是说PLD是一种由用户配置某种逻辑功能的器件。 PLD的每个输出都是输入“乘积和”的函数.其优点如下：（1） 简化设计。 由于PLD的可编程性和灵活性， 电路设计结束后，可随意进行修改或删除，无需重新布线和生产印刷板，大大缩短了系统的设计周期。 （2） 高

24、性能。 现在市场上提供的PLD器件的性能超过了最快的标准分立逻辑器件的性能，而且一片PLD芯片的功耗比分立器件组合而成的电路的功耗要小。（3） 可靠性高。 采用PLD器件将使所用器件的数目减少， 也使印刷板面积减少，密度下降，这些都大大提高了电路的可靠性，同时也将减少干扰和噪声，使系统的运行更可靠。（4）成本下降。 采用PLD设计数字系统， 由于所用器件少，用于器件测试及装配的工作量也少，所以系统的成本将下降。（5） 硬件加密。 使用PLD器件构成的数字系统， 其内部结构是由设计者通过编程实现的。有些PLD器件（例如GAL）还提供一个能被编程的保密单元，可用来防止检验和读出芯片中的程序，这对于

25、保持芯片设计的专利、 防止他人抄袭有很大好处。 (1)PLD的输入缓冲器描述PLD基本结构的有关逻辑约定说明: (2)与门表示法3. 或门表示法4.PLD的 3 种连接方式实点表示固定连接或硬连接； “”表示可编程连接；在交叉点若无实点或“”， 则表示断开连接。二二.可编程逻辑器件的结构可编程逻辑器件的结构PLD早期产品的 4 种结构 名 称 阵 列 数 出 类 型 与阵列 或阵列 PROM(EPROM) 固定 可编程三态 、集电极开路 PLA 可编程 可编程三态、集电集开路 PAL 可编程 固定异步I/O 异或 、寄存器、算术选通反馈 GAL 可编程 固定由用户定义 PLD的基本结构框图 1

26、. PROM结构结构 * PROM是由固定的“与”阵列和可编程的“或”阵列组成的，如图所示。 *与阵列为全译码方式，当输入为I1In时，与阵列的输出为n个输入变量可能组合的全部最小项，即2n个最小项。 *或阵列是可编程的，如果PROM有m输出，则包含有m个可编程的或门，每个或门有2n个输入可供选用，由用户编程来选定。 *无论ROM、 PROM、 EPROM还是E2PROM，其功能是作“读”操作。所以ROM主要是作存储器。PROM结构 2. PLA（Programmable Logic Array）结构）结构 PLA结构特点:与阵列是可编程的， 且不是全译码方式而是部分译码方式，只产生函数所需要

27、的乘积项。或阵列也是可编程的，它选择所需要的乘积项来完成或功能。优点:与阵列是可编程,实现灵活多样的逻辑功能，它比PROM灵活， 便于完成多种逻辑功能. PLA结构 3. PAL(Programmable Array Logic)结构结构 PAL结构特点: 由可编程的与阵列和固定的或阵列组成. 优点:它比PROM灵活， 便于完成多种逻辑功能，同时又比PLA工艺简单， 易于编程和实现, 提高稳定性能。 PAL的基本结构由可编程的与阵列和固定的或阵列组成这种结构形式为实现大部分逻辑函数.而且该输出通过触发器送给输出缓冲器， 同时也可以将状态反馈回与阵列。这种反馈功能使PAL器件具有记忆功能，既可以

28、记忆先前的状态，又可以改变功能状态，因此PAL器件可以构成状态时序机，实现加、减计算及移位、分支操作等。PLA规模比ROM小， 工作速度快， 当输出函数包含较多的公共项时， 使用PLA更为节省硬件。PAL结构PAL16H8逻辑图4. GAL(Generic Array Logic通用阵列逻辑通用阵列逻辑)结构结构 GAL结构与PAL相同， 由可编程的与阵列去驱动一个固定的或阵列，其差别在于输出结构不同。PAL的输出是一个有记忆功能的D触发器，而GAL器件的每一个输出端都有一个可组态的输出逻辑宏单元OLMC（OutputLogicacrocells）。由于输出具有可编程的逻辑宏单元，可以由用户定

29、义所需的输出状态GAL结构特点:（1）采用E2CMOS工艺，最大运行功耗45 mA, 最大维持功耗35 mA，存取速度高达1525 ns。具有可重复擦除和编程的功能。 （2）具有输出逻辑宏单元（OLMC），可灵活设计各种复杂逻辑。 （3） GAL16V8可以模拟20引脚的PAL器件，可代替21种PAL产品；GAL20V8可以模拟24引脚的PAL器件，可代替21种PAL产品。 GAL16V8 逻辑图OLMC的结构输出逻辑宏单元（输出逻辑宏单元（OLMC）的）的结构结构OLMC中的或门G1完成或操作；异或门G2完成极性选择，同时还有一个D触发器和 4 个多路选择器。 4 个多路选择器的功能如下所述

30、。 1）积项选择多路选择器（PTMUX）每个OLMC都有来自与门阵列的8个乘积项输入，其中7个直接作为或门的输入，最上面的乘积项作为PTMUX的一个输入， PTMUX在AC0，AC1(n）控制下，选择以地或者该乘积项作为或门的一个输入。 2） 输出选择多路选择器（OMUX） 或门G1的输出送给异或门G2，由XOR（n）控制输出所需极性的信号。该输出一方面直接送给OMUX，作为逻辑运算的组合型输出结果；另一方面送入D触发器，Q的输出作为逻辑运算的寄存器结果也送入OMUX。OMUX在AC0，AC1（n）控制下，选择组合型或寄存器型作为OMUX输出。 3） 输出允许控制多路选择器（TSMUX） OM

31、UX的输出经过输出三态门G3后才是实际输出。三态门G3的控制信号是通过TSMUX来选择的。在C0，AC1(n）控制下选择VCC、地、OE或者一个乘积项中的一个作为三态门G3的控制信号。 4） 反馈多路选择器（FMUX） 该多路选择器在AC0，AC1（n）控制下，选择地、邻级OLMC的输出、本级OLMC的输出和D触发器的 作为反馈信号， 送回与与阵类作为输入信号。7. 随机存储器（随机存储器（RAM）一、静态随机存储器一、静态随机存储器SRAM 特点：特点：RAM在工作时在工作时可随时对任意指定单元进行读或写操作。可随时对任意指定单元进行读或写操作。使用方便、灵活。但切断电源后，所存信息就会丢失

32、。使用方便、灵活。但切断电源后，所存信息就会丢失。 分为静态随机存储器分为静态随机存储器SRAM和动态随机存储器和动态随机存储器DRAM两种。也两种。也可称为读写存储器。可称为读写存储器。（一）（一）RAM的结构的结构1.存储矩阵存储矩阵2.地址译码：双译码。地址译码：双译码。3.读写控制电路：读写控制电路：片选信号片选信号CS：控制控制I/O端是否处在高阻状态。端是否处在高阻状态。读写控制信号读写控制信号R/ W：控制电路处于控制电路处于读出读出还是还是写入写入状态。状态。（二）静态（二）静态RAM的存储单元的存储单元例例: 六管六管NMOS静态存储单元静态存储单元*X-行行选择线;B-位位

33、线; Y-列列选通通线*T1T3和MOS反相器T2T4交叉反馈构成基本RS触发器，用于存储一位二进制信息.*V5，V6管是由行线Xi控制的门控管，控制触发器与位线的接通与断开.*另外，列线Yj的列控制门Vj , Vj。它控制该列位线与D 的通断. 利用利用MOS管管栅极电容栅极电容可以暂存电荷的原理制成。因此，可以暂存电荷的原理制成。因此，存储单元简单，存储容量大。但栅极存储单元简单，存储容量大。但栅极电容电容很小，由于漏电的很小，由于漏电的影响，电容电荷保存时间很短。必须定时给电容充电影响，电容电荷保存时间很短。必须定时给电容充电刷刷新新、再生再生。这就需要外围电路配合。这就需要外围电路配合。这里只介绍四管动态存储单这里只介绍四管动态存储单元。元。*二、动态随机存储器二、动态随机存储器DRAM读出：读出： 先加先加预充预充脉冲，使脉冲，使B和和B线充至线充至VDD,再使再使X信信号有效，就可在号有效，就可在B和和B线线上得到要求的电平。上得到要求的电平。 这也是刷新过程。这也是刷新过程。 如果使如果使Y信号也有信号也有效，就能读出了。效，就能读出了。写入：写入： 跟静态存储器跟静态存储器类似。类似。