《利用MSI设计组合逻辑电路》由会员分享，可在线阅读，更多相关《利用MSI设计组合逻辑电路（11页珍藏版）》请在金锄头文库上搜索。
1、实验二利用MSI设计组合逻辑电路2015信息科学与技术学院一、实验目的：1. 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。2. 掌握用MSI设计的组合逻辑电路的方法。二、实验仪器及器件：1. 数字电路实验箱、数字万用表、示波器。2. 器件：74LS00Xl,74LS197Xl,74LS138Xl,74LS151Xl三、实验预习：1. 复习常用组合逻辑电路工作原理和设计方法，及与之相应的MSI功能表及其使用方 法。2. 复习采用中规模集成电路实现组合逻辑电路的方法，如使用译码器和数据选择器实 现组合逻辑电路。四实验原理：中规模的器件，如译码器、数据选择器等，它们本身是为实现
2、某种逻辑功能而设计 的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数。1.用译码器现实组合逻辑电路译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。如图（一）为图一）3线$线译码器74LS1383线一8线译码器。当附加控制门GS的输出为高电平（S=1）时，可由逻辑图写出。二 AjAj一 一 _Y i= A2A1A0 二而Y2= A2AiAo=m2 Y尸而Y斗二 A?AAo 二 ni4Yi= AsAjAfl-nijY6= AzAjAomsY= A；AiAo=m7ABCS C0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1
3、 00 11 1 11 1从上式可看出。Y0Y7同时又是A2、A. A0这三个变量 的全部最小项的译码输出。所以这种译码器也叫最小项译 码器。如果将A2、A. A0当作逻辑函数的输入变量，则可 利用附加的门电路将这些最小项适当的组合起来，便可产 生任何形式的三变量组合逻辑函数。例如用3线-8线译码器74LS138实现全加器。列出真值表 如表（一）所示。A、B是加数与被加数，Cn是低位向本位的进位，S为本位和，cn+1位是本位向高位的进位。由真值表可得全加器的最小 项之和表达式。按照上述令74LS138的输入A2=A、A=B、A0=C，在其输出端附加两个与非门, 全加器的逻辑函数式连接。即可实现
4、全加器功能。如图（二）所示。sun 音 e表（一）全加器真值2. 用数据选择器实现组合逻辑电路数据选择器的功能是从一组输入数据中选出某一个信号输出。或称为多路开关。 如图（三）为双四选一数据选择器74LS153逻辑图。Y和Y2为两个独立的输出端, S1和S2为附加控制端用于控制电路工作状态和扩展功能。A0为地址输入端。 D10. D11. D12. D13或D20. D21. D22、D23为数据输入端。通过选定不同的地址代码即 可从4个数据输入端选出要的一个，并送到输出端Y。输出逻辑式可写成：其简化真值表如表（二）所示：A1A0Y11XX0000001010011表（二）74LS153的真值
5、表iB aaMJ MB ijL二和1j11為一:;-上I1匝呼rI %+廿1 g-j ir 丄知 1图；）A4选t數据速择器741SH3从上述可知，如果将A、A0作为两个输入变量，同时令D10. D11. D12. D13为第三个 输入变量的适当状态（包括原变量、反变量、0和1），就可以在数据选择器的输 出端产生任何形式的三变量组合逻辑电路。例如用双4选1数据选择器，实现二进制全减器，全减器的真值表如表（三）。 其中A和B为减数与被减数，Bn为低位向本位的借位，D为本位差，Bn-1为向高 位的借位。其真值表可写出全减器的最小项表达式。n将上式与数据选择器逻辑函数比较可得： 可得二进制全减器逻辑
6、图如图（四）所示。ABBDBn 10000000111010110110110010101001100011111表（三）全减器的真值表Bn甘厂-111丄1（四1全减器逻辑图YiV.*74LS153B Aii Diq Dii Dis Du4上 21五、实验内容1数据分配器与数据选择器功能相反。它是将一路信号送到地址选择信号指定的输出。如输 入为D,地址信号为A、B、C,可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、 F6、F7。其真值表如表（五）所示。试用3线.8线译码器74LS138实现该电路。将74LS197 连接成八进制作为电路的输入信号源，将QDQCQB分别与A.、B、
7、C连接，D接模拟开关， 静态检测正确后，用示波器观察并记录D=1时，CP、A、B、C及F0-F7的波形。（提示： 将74LS138附加控制端S1作为数据输入端，同时令S2=S31=0, A2A1A0作为地址输入端, 即可将S1送来的数据只能通过A2A1A0所指定的一根输出线反相后送出去。）设计一个数据分配器，将输入信号D根据地址信号A、B、C输出在特定的输出端（输出 端中FO、F1、F2、F3、F4、F5、F6、F7的一个），逻辑电路主要用3线-8线译码器74LS138 和74LS197实现。电路设计：74LS197作为地址信号发生器，将其按八进制进行连线，信号源由CP1接入正 弦波信号发生源
8、，QI、Q2、Q3作为地址信号输入到74LS138的地址输入端SO、 SI、S2，74LS138的特定信号输入G1接入高电平，其波形为持续恒值的高电 平，输出端F0F7和地址信号输入端QI、Q2、Q3以及CP1接入示波器观察其 输出波形，QI、Q2、Q3、CP1信号如上图，F0 F7信号波形如下图。RIGOLH 1.ODOS 弩蕊72423-“n 0.00000000P5-1 卡画真值表如下:ABCF0F1F2F3F4F5F6F700001111111001101111110101101111101111101111100111101111011111101111011111101111111
9、11110图一F6F7图二（b）图二（c）BACPI在proteus上进行仿真，仿真电路图如图一，所得波形如图二所示2.LU （Logic Unit，逻辑单元）设计，在实验箱上实现。 用八选一数据选择器151设计一个函数发生器电路它的功能如表（四）所示。待静 态测试检查电路工作正常后，进行动态测试。将74LS197连接成十六进制作为电路的输入 信号源，用示波器观察并记录CP、S1、SO、A、B、Y的波形。S1、S2为控制端，A、B为逻辑变量输入端，Y为函数发生器输出端，要实现的函数发生 器功能表如图所示。yY00AB01园十石10AB11A电路设计:74LS151 函数表达式为 Y= SS (
10、A B)+ SS (A+B)+ SS (Ac+ B)+ SS A1 0 1 0 1 0 1 0=SSA B+ SS A+ SSA B+ SS AB+ SSA B+ SSA1 0 1 0 1 0 1 0 1 0 1 0而 74LS151 的表达式为 Y二AAA D+AAA D+AAA D+AAA D+AAA D +2 1002101210221232104AAAD + AAA D + A A A D ;210521062107整合以上Y、Y表达式求得接线为A=S, A= S, A=A, D= D=0, D= D= D=B,2110007124D= D=1，D 二B。3 65实验所得波形如下图所示
11、：（下图中由D2到D6分别表示的是B,A,S,S,Y）0 1RIGOL200Ous 怫树D 河叩価劳水平.JTn丁Ln. In口HLDI:Dl真值表如下SSABY0000001000100111010000111011111000001110111011001011100110在proteus上进行仿真，仿真电路图如图三，所得波形如图四所示:图三实验波形与仿真波形一致，均符合真值表，所以功能逻辑电路设计成功。3.AU（Ari thme tic Uni t,算术单元）设计，在实验箱上实现 设计一个半加半减器，输入为S、A、B,其中S为功能选择口。当S=0时，输 入A+B及进位，当S=1时，输入A
12、-B及借位。S输入1输入2输出进/借位C0ABA+B进位n1ABA-B借位电路真值表如下:功能选择口输入口输出口功能选择口输入口S输入1(A)输入2(B)输出进/借 位CnS输入1(A)输入2(B)00000000001100010101001001101011100001001011110111010110电路仿真：目标原件的半加器部分用74LS138构成的全加器实现，根据真值表，Y=ABS+ABS+ABS+ABS+ABS二Y +Y +Y +Y +Y , C /B 二ABS+ABS二 Y +Y ，23456 n n-136买验得波形图如下:RIGOL H 200 DueD D.aOOQQDflOps0周明=林*林木 平T六、实验过程心得体会：1、在做实验前，一定要将课本上的内容弄懂，而且做好充分的预习 工作，因为这是做实验的基础。否则在实验过程中再摸索将会事倍功 半，比如在做设计组合逻辑电路的实验，要先了解并写出逻辑函数表 达式，还要对此进行化简与变换，不然再做实验的过程中将会一头雾 水，浪费宝贵的时间。
