《ic有源元件与工艺流程》由会员分享，可在线阅读，更多相关《ic有源元件与工艺流程（93页珍藏版）》请在金锄头文库上搜索。
1、1,第五章 IC有源元件与工艺流程,5.1 概述 5.2 双极性硅工艺 5.3 HBT工艺 5.4 MESFET和HEMT工艺 5.5 MOS工艺和相关的VLSI工艺 5.6 PMOS工艺 5.7 NMOS工艺 5.8 CMOS工艺 5.9 BiCMOS工艺,2,第五章 IC有源元件与工艺流程,5.1 概述,表 5.1,3,IC特别是逻辑IC的类型包括：以双极型硅为基础的ECL技术，PMOS技术，NMOS技术，CMOS技术，双极型硅或锗异质结晶体管加CMOS的BiCMOS技术和GaAs技术。 目前，占统治地位的是CMOS技术。 单纯采用双极型硅的ECL技术仅在一定场合得到应用，但以硅/锗异质结
2、晶体管（HBT）为元件的ECL电路和BiCMOS电路则异军突起，在高频、高速和大规模集成方面都展现出优势。,4,各种工艺的两个重要特性是速度和功耗。人们追求的目标是高速和低功耗。 速度是用门延迟来表示，门延迟越小表示速度越高。所以工艺开发和电路设计的目标，即高速低功耗就变成向左下角靠近（图5.1）。GaAs潜在速度最高，而CMOS功耗最小。,5,图5.1 几种IC工艺速度功耗区位图,6,5.2 双极性硅工艺,典型的双极性硅工艺：NPN三极管,图5.2 典型的剖面图,双极性硅工艺优点：高速度、高跨导、低噪声、阈值容易控制。 双极性硅的应用：低噪声高灵敏度放大器、微分电路、复接器、振荡器等。,7,
3、典型的双极集成电路工艺,衬底制备 一次氧化隐埋层光刻隐埋层扩散外延淀积热氧化隔离光刻隔离扩散再氧化基区光刻基区扩散再分布及氧化发射区光刻（背面掺金）发射区扩散再分布及氧化接触孔光刻铝淀积反刻铝铝合金淀积钝化层压焊块光刻中测,8,图5.2（a）绘制了典型的双极型硅晶体管的剖面图。这样的晶体管用5张掩膜就可以加工： 1、衬底选择 选用P型衬底，为提高隔离结的击穿电压同时也不使外延层在后续工艺中下推太多，sub选为10.cm，晶向为（111）。,9,2、一次光刻与N+ 隐埋层扩散 杂质选择原则：杂质固溶度大，以使集电极串联电阻降低；高温时在硅中的扩散系数要小，以减小外延时埋层杂质上推到外延层的距离；
4、与硅衬底的晶格匹配好，以减小应力。最理想的隐埋层杂质为As。,N+ 隐埋层扩散,10,3、外延层淀积 设计参数包括外延层厚度Tepi 和epi 。为了使Cjs、CjC 小，击穿电压BVCBO高，以及在以后的热处理过程中外延层下推的距离小，epi 应选得高一些；为了使集电极串联电阻rCS小及饱和电压VCES 小，又希望epi 低一些。这两者是矛盾的，需加以折衷。 对于TTL电路来说，电源电压VCC=5V，所以对BVCBO的要求不高，但对rCS、VCES的要求高，所以可选epi 0.2.cm，相应的厚度也较小，Tepi= 37m； 对于模拟电路而言，主要考虑工作电压，工作电压越高，epi 也应选得
5、越高，相应Tepi也较大，一般模拟电路的外延层电阻率epi =0.55.cm，厚度Tepi为717m。,11,外延层淀积,12,4.第二次光刻与P+ 隔离扩散 在硅衬底上形成孤立的外延层岛，实现各元件间的电绝缘。,第二次光刻与P+ 隔离扩散,13,PN结隔离和二氧化硅隔离的比较；,14,5.第三次光刻与P型基区扩散 （此次光刻决定NPN管的基区以及基区扩散电阻的图形）。,第三次光刻与P型基区扩散,15,6.第四次光刻与N+ 发射区扩散 包括集电极接触孔光刻与N+ 扩散，以减小欧姆接触电阻。,第四次光刻与N+ 发射区扩散,16,7、第五次光刻引线接触孔光刻,引线接触孔光刻,17,典型双极型硅晶体
6、管的缺点： 1.由于b-e结与基极接触孔之间的型区域形成较大的基区体电阻。 2.集电极接触孔下区域导致较大的集电极串联电阻。 3.因PN结隔离因而形成较大的集电极寄生电容。,18,5.2 双极性硅工艺（续）,先进的双极性硅工艺：NPN三极管,图5.2,19,高性能晶体管的特点： 1.+型多晶硅层用于基极的接触和连接。 2.+型多晶硅层用于发射极的接触。 3.由于使用了多晶硅层，形成基极和发射极区域时采用了自对准工艺。 4.基极的P+低欧姆区域的形成减少了体电阻。 5.重掺杂掩埋层用作集电极低欧姆连接，在此之上，一层薄外延层连接于内部集电极，这样可允许大电流通过。 6.在掩埋层和集电极金属之间形
7、成N+掺杂区域，从而减小集电极串联电阻。 7.氧化区取代PN结形成器件的隔离，寄生电容大大减小。 8.器件隔离区域下形成型扩散区，防止了寄生MOS效应。,20,双极型晶体管的最高速度取决于通过基区到集电极耗尽层的少数载流子的传输速度、主要器件电容例如基区扩散电容和基区集电极耗尽层电容以及寄生电容充放电的电流大小。基区宽度小于100nm时，传输时间小于10ps。超高频硅双极型晶体管的截止频率fT高于40GHz。,21,5.3 HBT工艺(自学),由于Si基的NPN型BJT和GaAs基同质结BJT在fT 和fmax并不具有满意的性能。 传输频率fT 代表正向增益能力。 最大振荡频率fmax 反映晶
8、体管的反馈效应。 两者均是在线性状态下定义与测量的，因此适用于高频模拟线性电路的分析。 而对于数字信号，大多数晶体管都工作在非线性状态，电路的速度和逻辑电压摆动O不仅决定于跨导gm和反馈效应的频率特性，也决定于gm 的绝对值，开关电流ISW，时间常数L，负载电阻RL，电容CL。这些参数之间有以下的关系：O ISW RL gm L 对于确定的gm、O 和RL， ISW随L的减小而增大。增大ISW ，也就增大功耗。因此，希望开发的高速晶体管是增加跨导的绝对值和提高其频率特性。,22,GaAS基同质结BJT中， GaAs材料空穴的迁移率up（约为250cm2/(v.s)低于硅的up（约为600cm2
9、/(V.s)。这样前者基极的电阻就越高，那么电子从发射极通过基区到集电极的传输时间就越长。 但高性能的Al GaAs/ GaAs异质结结构克服了上述缺点使得制造HBT成为可能。典型的Al GaAs/ GaAs HBT剖面图如图5.3（a)。 HBT有源层采用MBE或MOVPE外延技术制作在半绝缘体GaAs衬底上 。,23,(a) (b) 图5.3 GaAs HBT的剖面图(a)和能带结构(b),24,工艺流程： 1.重掺杂的+GaAs层作为掩埋集电极（）。 2.在上部生成一轻掺杂的-层作为内集电区，从而减小基极与集电极的电容，提高击穿电压。 3.再向上，一层非常薄的（100nm)掺杂GaAs被
10、用作基区。 4.生成掺杂Al GaAs层作为HBT的发射区。 5.在进一步形成元件和电路的工艺步骤中，基极、发射极、集电极由一系列的金属层形成，光刻胶涂覆、光刻、刻蚀等工序的形成。 注：元件之间的隔离则由台阶蚀刻和离子注入形成。,25,Al GaAS/ GaAs HBT特点： 1.由于N- Al GaAs发射区宽带隙（如图5.3（b)，基区的空穴很难注入发射区。由空穴迁移引起的基极电流变小，发射极的注入效应变高。 2.+型的GaAs基区掺杂程度可在不降低电流增益的情况下大幅度提高。同时基区掺杂浓度大幅度提高允许生成很薄的基区电阻，这样就可形成很低的 ，得到很高的fT 和fmax 。,26,其它
11、异质结构： GaInP/ GaAs HBT 材料系统易于制造，且由于v/ Ec比值高而便于能带调整。 2. InP基的HBT在采用InP/ InGaAs 异质结制作，因为InGaAs于InP晶格更匹配。 InP/ InGaAS 电子迁移率更高，开启电压更低，因此速度更高，功耗更低，性能优于GaAsHBT，特别适合用于实现光纤通信超高速C。 3. III/V化合物构成的HBT的fT 和fmax 已超过150GHz和200GHz，宽带放大器的增益在大于40GHz的频带内高于16dB。由HBT构成的静态分频器工作频率高于50GHz。 HBT激光驱动器工作速率高于20Gb/s，触发区工作速率为40Gb
12、/s。,27,4. Si/SiGe材料系统HBT工艺也取得了进步。 Si/SiGe HBT特点： 1.+掺杂的SiGe用作基区，合成的SiGe层带隙小于初始的Si衬底、掩埋的集电区和覆盖的发射区，大体上每增加10的Ge原子，带隙减小75meV。这样的异质结在导带处产生一个低的势垒，但在价带出产生一个高的势垒， Eg都可用作为价带侧的能带差。 2.Si/SiGe HBT比Si HBT具有更高的速度，但生产成本基本保持不变。重要的是 Si/SiGe HBT可与先进的CMOS工艺相结合，形成SiGe的BiCMOS。 迄今为止， fT100GHz的SiGe HBT已成功实现，已经开发出包含fmax 6
13、0GHz SiGe HBT和0.25um CMOS器件的SiGe的BiCMOS工艺。 另：HBT就有很强的电流驱动能力，因此，这种工艺对于模拟信号的功率放大和门阵列逻辑输出缓冲电路设计具有重大意义。,28,5.4 MESFET和HEMT工艺(自学),GaAs工艺：MESFET,图5.4 GaAs MESFET的基本器件结构,29,MESFET的制作与特点： 外延一层N型GaAs薄层作为有源层。（LPE，VPE，MBE，离子注入法） 外延过程中， Ga、As连同其它选定的杂质原子沉积在半导体GaAs晶圆表面，产生类似于GaAs衬底的晶体结构。外延层的厚度约为0.5um，施主浓度约为1.51017
14、cm-3。 在离子注入过程中，掺杂剂直接注入半绝缘体GaAs衬底中，离子能量及工艺时间决定了深度和施主浓度。 有源层上面两侧的金属层通常是金锗合金，通过沉积形成，与有源层形成源极和漏极的欧姆接触。这两个接触区之间定义出有源器件，即MESFET的电流沟道。 MESFET通常有对称的源漏结构。 沟道中间区域上的金属通常是金或合金，与有源层形成栅极的肖特基接触。,30,MESFET的类型：根据零偏压情况下沟道夹断的情况，可形成两种类型的MESFET：增强型和耗尽型。 增强型：由于内在电势形成的耗尽区延伸到有源区的下边界，沟道在零偏压情况下是断开的 耗尽型：耗尽区只延伸到有源区的某一深度，沟道在零偏压
15、情况下是开启的。,31,MESFET的栅极作用：控制MESFET的性能，当栅极上加上电压，内部的电势就会增强或减弱，从而控制沟道深度和流通的电流。由于控制主要作用于栅极下面的区域，所以，栅长，即栅极金属层从源极到漏极方向上的尺寸，是MESFET的重要参数。 常规情况下，栅长越短，器件的速度越快。栅长为0.2um的MESFET的截止频率约为50Hz。迄今为止，栅长已减小到100nm量级。,32,为了提高MESFET的性能，就需要改进有源层的导电能力。 采用赝晶InGaP/InGaAs/GaAs结构，其中InGaAs由于高载流子浓度而作为沟道层，而InGaP用来增加击穿电压。由此， MESFET
16、的截止频率可以达到fT 90GHz和fmax= 160GHz 。 相对简单和成熟的MESFET工艺使得光通信中高速低功率VLSI的实现成为可能。 I,33,GaAs工艺：HEMT,图5.5 简单HEMT的层结构,34,HEMT的构思：在型掺杂的GaAs层中，电子的漂移速度主要受限于电子与施主的碰撞。为了增加电子的漂移速度，应减小电子与施主的碰撞机会。这就是说，掺杂浓度应减小，最好是没有掺杂，这样完美的晶体结构就不受到破坏，但同时希望在结构中存在大量可高速迁移的电子。由于在晶体结构中存在着类似于气体的大量可高速迁移电子， HEMT早期也被称为二维电子气场效应管（TEGFET）。,35,HEMT结构（图5.5）： HEMT也属于FET，与MESFET有相似的结构，区别在于有源层。 1.在半导体衬底上，一层薄（50nm100nm)的没有掺杂的
