数字电路课件第3章组合逻辑电路

《数字电路课件第3章组合逻辑电路》由会员分享，可在线阅读，更多相关《数字电路课件第3章组合逻辑电路（141页珍藏版）》请在金锄头文库上搜索。

1、（3-1）,数字电子技术基础简明教程,（3-2）,第3章 组合逻辑电路,（3-3）,第3章 组合逻辑电路,概述 3.1 组合电路的基本分析方法和设计方法 3.2 加法器和数值比较器 3.3 编码器和译码器 3.4 数据选择器和分配器 3.5 用中规模集成电路实现组合逻辑函数 3.6 只读存储器 3.7 组合电路中的竞争冒险,（3-4）,一、组合逻辑电路的特点 逻辑功能的特点：任意时刻的稳定输出仅仅取决于当时的输入信号，而与电路原来的状态无关。 组合逻辑电路的一般结构如图所示。,组合逻辑电路的概述,电路结构的特点： 1、由门电路组合而成，不包含任何记忆元件； 2、信号是单向传输的，不存在输出到输

2、入的反馈回路。,数字逻辑电路分为组合逻辑电路和时序逻辑电路,（3-5）,二、组合电路逻辑功能的表示方法 用来表示逻辑函数的几种方法逻辑图、真值表、卡诺图、逻辑表达式及时间图等，都可以用来表示组合电路的逻辑功能。,三、组合逻辑电路的分类 1、按照逻辑功能特点不同划分：加法器、比较器、编码器、译码器、数据选择器和分配器、只读存储器等。 2、按照使用基本开关元件不同划分：CMOS、TTL等。 3、按照集成度不同划分：SSI（Small Scale IC，小规模集成电路 ）、MSI （Medium Scale IC，中规模集成电路 ） 、LSI （Large Scale IC，大规模集成电路 ） 、V

3、LSI （Very Large Scale IC，超大规模集成电路 ）等。,（3-6）,3.1 组合电路的基本分析方法和设计方法,一、分析方法 根据给定的逻辑图写出输出函数的逻辑表达式。 化简逻辑表达式，求出输出函数的最简与或表达式。 列出输出函数的真值表。 描述电路的逻辑功能。,所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。,3.1.1 组合电路的基本分析方法,给定组合逻辑电路,写输出逻辑表达式,化简,分析其功能,列出真值表,分析其功能,（3-7）,二、分析举例,解 ： 、根据逻辑图写输出逻辑表达式并化简,例1：组合逻辑电路如图，试分析其逻辑功能。,、根据逻辑表达式列

4、真值表,、由真值表分析逻辑功能,当AB相同时，输出为0,当AB相异时，输出为1,异或功能。,（3-8）,解：、根据逻辑图写输出逻辑表达式,例2：组合逻辑电路如图，试分析其逻辑功能。,、化简逻辑表达式,电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为与非运算的关系。,、电路的逻辑功能,（3-9）,例3：试分析下图所示电路的逻辑功能，图中输入信号A、B、C、D是一组4位二进制代码。,解： 写输出函数Y的逻辑表达式, 进行化简,（3-10）,解： 列真值表 如右表所示。, 功能说明 由右表所示真值表可以明显看出，如3.1.1所示逻辑图是一检奇电路，即当输入4位二进制代码A、B、

5、C、D的取值中，1的个数为奇数时输出Y为1，反之，为偶数时输出Y为0。,（3-11）,例4：试分析图示电路的逻辑功能。,解： 第一步：由逻辑图可以写输出F的逻辑表达式为：,（3-12）,第二步：原式可变换为,第四步：确定电路的逻辑功能。 由真值表可知，三个变量输入，只有两个及两个以上变量取值为1时，输出才为1。可见电路可实现多数表决逻辑功能。,第三步：列出真值表如表所示。,（3-13）,3.1.2 组合电路的基本设计方法,一、设计方法 根据要求，设计出适合需要的组合逻辑电路应该遵循的基本步骤，可以大致归纳如下： 1、进行逻辑抽象 分析设计要求，确定输入、输出信号及它们之间的因果关系。 设定变量

6、，即用英文字母表示有关输入、输出信号，表示输入信号者称为输入变量，有时也简称为变量，表示输出信号者称为输出变量，有时也称为输出函数或简称函数。,组合逻辑功辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的逻辑电路。,（3-14）,状态赋值，即用0和1表示信号的有关状态。 列真值表。根据因果关系，把变量的各种取值和相应的函数值，以表格形式一一列出，而变量取值顺序则常按二进制数递增排列，也可按循环码排列。 2、进行化简 输入变量比较少时，可以用卡诺图化简。 输入变量比较多用卡诺图化简不方便时，可以用公式法化简。 3、画逻辑图 变换最简与或表达式，求出所需要的最简式。 根据最简式画出逻辑图。

7、,（3-15）,二、设计举例,例1：试设计一个三人多数表决电路，要求提案通过时输出为1，否则为0。,解：分析：“多数表决电路”是按照少数服从多数的原则对某项决议进行表决，确定是否通过。 令 逻辑变量A、B、C 分别代表参加表决的3个成员，并约定逻辑变量取值为0表示反对，取值为1表示赞成； 逻辑函数Y表示表决结果。Y取值为0表示决议被否定，Y取值为1表示决议通过。 按照少数服从多数的原则可知，函数和变量的关系是：当3个变量A、B、C中有2个或2个以上取值为1时，函数Y的值为1，其他情况下函数Y的值为0。,（3-16）,1、列真值表,2、由真值表可写出：Y(A,B,C)=m(3,5,6,7),3、

8、填卡诺图化简逻辑函数,4、 输出函数式,Y=AB+BC+AC,5、用与门、或门设计电路,6、用与非门设计电路,思考：若只用二输入与非门设计电路，如何画逻辑图？,提示：,的形式画逻辑图。,将函数式化为,（3-17）,首先确定输入变量：,设：A,B,C为输入变量分别代表参加表决的逻辑变量，Y为输出变量，表示输出结果。,规定：A,B,C为1表示赞成，为0表示反对。Y=1表示通过，Y=0 表示反对。,AB,AC,第二步：函数化简,第三步：画逻辑电路图,解：第一步：列真值表,真值表,例2：设计一个三变量表决器，其中A具有否决权。,（3-18）,例3：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯

9、，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。,解：设定变量和状态赋值：设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。 列真值表：根据逻辑要求列出真值表如下。 逻辑表达式：由真值表 得逻辑逻辑表达式,已为最简与或表达式,（3-19）,画逻辑电路图：,用与非门实现,用异或门实现,（3-20）,例4：设计一个路灯控制电路，要求实现的功能是：当总电源开关闭合时，安装在三个不同地方的三个开关都能独立地将灯打开或熄灭；当总电源开关断开时，路灯不亮。,解： 逻辑抽象 输入

10、、输出信号：输入信号是四个开关的状态，输出信号是路灯的亮、灭。 设定变量用S表示总电源开关，用A、B、C表示安装在三个不同地方的分开关，用Y表示路灯。 状态赋值：用0表示开关断开和灯灭，用1表示开关闭合和灯亮。,（3-21）,列真值表：由题意不难理解，一般地说，四个开关是不会在同一时刻动作的，反映在真值表中任何时刻都只会有一个变量改变取值，因此按循环码排列变量S、A、B、C的取值较好，如右表所示。, 进行化简 由下图所示Y的卡诺图可得,（3-22）, 画逻辑图 用异或门和与门实现。 变换表达式,逻辑图：如下图所示。,（3-23）,作业题 P225 题3.1(a) P226 题3.4 P226

11、题3.6 Y1,（3-24）,一、填空题,1、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于( )。,该时刻各个输入变量的取值,2、从电路结构上看，组合逻辑电路是由常用门电路组合而成，其中既无( )，也不包含( )。,可以存储信号的记忆元件,从输出到输入的反馈连接,二、分析题,1、组合电路如下图所示，分析该电路的逻辑功能。,解： 由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P,（3-25）, 化简与变换。因为下一步要列真值表，所以要通过化简与变换，使表达式有利于列真值表，一般应变换成与或式或最小项表达式。, 由表达式列出真值表，见表。经过化简与变换的表达式为两个最小项之和的

12、非，所以很容易列出真值表。, 分析逻辑功能 由真值表可知，当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。,（3-26）,2、电路如下图所示，要求：写出F的表达式；说明电路的逻辑功能；用最简的逻辑电路实现F。,解： 由逻辑图写出逻辑表达式, 列真值表如左，可见该电路是三变量的奇校验电路。, 实现F的最简逻辑电路如下图所示。,（3-27）,三、设计题,1、设计一个组合电路，其输入是3位二进制数BB2B1B0，输出是Y12B、Y2B2，Y1、Y2也是二进制数。,解：3位二进制数B的最大值为7，所以Y12B的最大值为14，因此Y1为4位二进制数，令Y1Z3Z2Z1Z0

13、；Y2B2的最大值为49，因此Y2为6位二进制数，令Y2 F5F4F3F2F1F0。列真值表如下：,由表可知， Y1 相当于B左移一位，右端补零，故 Z3=B2 ，Z2=B1， Z1=B0 ，Z0=0,（3-28）,由 画出逻辑电路图如下。,（3-29）,3.2 加法器和数值比较器,一、半加器和全加器,3.2.1 加法器,1、半加器,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。,加数,本位的和,向高位的进位,（3-30）,2、全加器,能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。,Ai、Bi：加数， Ci-1

14、：低位来的进位，Si：本位的和， Ci：向高位的进位。,（3-31）,用与门和或门实现,（3-32）,用与或非门实现,再取反，得：,（3-33）,（3-34）,实现多位二进制数相加的电路称为加法器。,1、4位串行进位加法器,构成：把4个全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。,二、加法器,由于每一位相加结果，必须等到低一位的进位产生以后才能建立，因此这种结构也叫做逐位进位加法器。 其特点是结构简单，最大缺点是运算速度慢。为了提高运算速度，必须减小或消除由于进位信号逐位传递所消耗的时间，采用超前进位加法器。,（3-35）,2、超前进位加法器（并行进位加法器）,4位加

15、法器中，第1位全加器的输入进位信号的表达式为,第2位全加器的输入进位信号的表达式为,第3位全加器的输入进位信号的表达式为,而4位加法器输出进位信号的表达式，即第3位加法运算时产生的要送给更高位的进位信号的表达式为,（3-36）,显而易见，只要A3、A2、A1、A0 、B3、B2、B1、B0和C0-1给出之后，便可按上述表达式直接确定C3、C2、C1、C0。因此如果用门电路实现上述逻辑关系，并将结果送到相应全加器的进位输入端，就会极大地提高加法运算速度，因为高位的全加运算再也不需等待了。4位超前进位加法器就是由四个全加器和相应的进位逻辑电路组成的。,图(a)是4位超前进位加法器的逻辑电路结构示意图。图(b)、(c)是相应的CMOS与TTL集成电路的型号与引脚图。,（3-37）,用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。,一、1位数值比较器,设AiBi时Li1； AiBi时Gi1； AiBi时Mi1。得1位数值比较器的真值表。,3.2.2 数值比较器,（3-38）,逻辑表达式,逻辑图,（3-39）,逻辑表达式,逻辑图,（3-40）,二、4位数值比较器,4 位数值比较器,要比较的是两个4 位二进制数A = A3 A2A1A0、B =B3B2B1B0 。比较结果用L、G、M 表示，且A B 时L=1,