《5集成触发器 数字电路逻辑设计 xx理工大学教学课件》由会员分享，可在线阅读，更多相关《5集成触发器 数字电路逻辑设计 xx理工大学教学课件（50页珍藏版）》请在金锄头文库上搜索。
1、第5章 集成触发器,触发器（Flip Flop，简写为FF）是具有记忆功能的单元电路，由门电路构成，专门用来接收存储输出0、 1代码。,定义:有记忆功能,能存储数字信息的基本单元电路.,性质: 1. 有两个稳定的工作状态, 在没有外界信号作用时,触发器维持原来的稳定状态不变; 2. 在一定外界信号作用下,触发器可以从一个稳态翻转为另一个稳态.,稳态 , 现态 , 次态 , 分类:按功能分为RS、 JK、D、T和T型触发器。 按结构分为基本、 同步、主从、维持阻塞和边沿型触发器。,5.1基本触发器,5 .1 .1 电路结构 和 工作原理,信号输入端，低电平有效。,一、 电路组成 由两个与非门（或
2、者或非门）的输入和输出交叉连接而成。,二、工作原理 1.功能分析,1,0,0,1,0 1,0,0,1,1,0,1 0,1,1,1,1,0,1 1,不变,1,0,0,0,1,1,0 0,无效,？,2. 波形图,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,置1,置0,置1,置1,置1,保持,不允许,三.基本触发器的特点总结：,（1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 （3）R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。 （4）由于反馈线的存在，无论是复位还是置位，有效信号只需
3、要作用很短的一段时间，即“一触即发”。 ( 5 )有约束和直接控制问题.,1. 状态转移真值表,5 .1 .2 触发器功能描述,现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。,次态：触发器接收输入信号之后所处的新的稳定状态。,次态Qn+1的卡诺图,特性方程,触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式,2、 特性方程(状态方程）,3. 状态转移图,描述触发器的状态转换关系及转换条件的图形称为状态图,0,1,1/,1/,10/,01/,基本RS触发器 （a） 逻辑图; （b） 逻辑符号； （c） 逻辑符号,！方框下面的两个小圆圈表示输入低电平有效,4、
4、逻辑符号,5 .2 钟控触发器,1、钟控RS触发器,CP1时，工作情况与基本RS触发器相同。,特性表,特性方程,主要特点,波形图,（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。,不变,不变,不变,不变,不变,不变,置1,置0,置1,置0,不变,5.2.2 同步D触发器（D锁存器）,CP=1期间有效,状态图,波形图,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。,5.2
5、.3 同步JK触发器,CP=1期间有效,特性表,JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转,在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，称为JK触发器。,状态图,波形图,5.2.5 电位触发方式,1. 电位触发方式 ：CP=1（0）接受输入的触发方式,2. 部分解决直接控制问题,3. 空翻问题,在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。,同步触发器存在的问题空翻,由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。,J
6、=K=1时（T=1），发生连续不停的多次翻转，不能工作,5.3 主从触发器,5.3.1 主从RS触发器,工作原理,（1）接收输入信号过程 CP=1期间： 主触发器控制门G7、G8打开，接收输入信号R、S，有： 从触发器控制门G3、G4封锁，其状态保持不变。,1,0,0,1,逻辑符号,电路特点,主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有 CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。,特性方程,波形图5-3-2：分两步画,5.3.2 主从JK触发器,代入主从RS触发器的特性方程，即可得到
7、主从JK触发器的特性方程：,将,主从JK触发器没有约束。,逻辑符号,一次变化问题,CP=1期间主触发器最多只能发生一次变化,时序图,电路特点,主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有 CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。 输入信号J、K之间没有约束。 存在一次变化问题。,带清零端和预置端,0,0,1,0,0,1,5.3.3 集成主从JK触发器,带清零端和预置端的主从JK触发器的逻辑符号,集成主从JK触发器,与输入主从JK触发器的逻辑符号,主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK
8、触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。,维持阻塞式触发器由钟控RS触发器、引导门和4根直流反馈线组成，如图5-4-1所示。,5.4.1 维持阻塞式触发器,5 .4 边沿触发器,由于增加了上述4条线，使得触发器仅在CP信号由0变1上升沿时刻发生状态转移，其他时间状态不变。即上升沿触发器。,1. 组成及特点,2. 符号及波形,3.集成边沿D触发器,注意：CC4013的异步输入端RD和SD为高电平有效。,5.4.2 边沿触发器,图中的两个与或非门构成基本RS触发器，两个与非门(1、2门)作为输入信号
9、引导门，而且在制作时已保证与非门的延迟时间大于基本RS触发器的传输延迟时间。,利用门传输延迟时间构成的边沿JK触发器是在CP下降沿产生翻转，翻转方向决定于CP下降前瞬间的J、K输入信号。它只要求输入信号在CP下降沿到达之前，在与非门1、2转换过程中保持不变，而在CP=0及CP=1期间，J、K信号的任何变化都不会影响触发器的输出。因此这种触发器比维持阻塞式触发器在数据输入端具有更强的抗干扰能力。,边沿JK触发器的工作特点,边沿JK触发器的波形图,边沿JK触发器的逻辑符号,边沿JK触发器的特点,边沿触发，无一次变化问题。 功能齐全，使用方便灵活。 抗干扰能力极强，工作速度很高。,5.4.3CMOS
10、边沿触发器,1. 工作特点同TTL,2. 不同之处：,异步置位信号：CMOS：CP高电平有效；TTL：CP低电平有效；,钟控：CMOS：CP低电平有效；TTL：CP高电平有效；,5.5 触发器小结,5.5.1 触发器按逻辑功能的分类,5.5.2 触发器的电路结构和触发方式,5.5.3 触发器的功能转换,根据逻辑功能的不同，触发器可以分为RS触发 器、D触发器、JK触发器、T和T触发器；,按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。,5.5.1 触发器按逻辑功能的分类,同一逻辑功能的触发器可以用不同的电路结构实现。反过来说，用同一种电路结构形式可以作成不同逻辑
11、功能的触发器。,一、 RS触发器特性方程,二、JK触发器特性方程,三、T触发器特性方程,四、D触发器特性方程,同一逻辑功能的触发器可以用不同的电路结构实现。结构不同,其有效时钟不同,即触发方式不同. 按照结构不同，触发器可分为： (1) 基本RS触发器。 (2) 同步触发器，电平触发方式。 (3) 主从触发器，脉冲触发方式。 (4) 边沿触发器，边沿触发方式。,5.5.2 触发器的电路结构和触发方式,5.5.3触发器功能的转换,转换步骤： （1）写出已有触发器和待求触发器的特性方程。 （2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。 （3）比较已有和待求触发器的特性方程，根
12、据两个方程相等的原则求出转换逻辑。 （4）根据转换逻辑画出逻辑电路图。,转换方法：利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。,JK触发器D触发器,写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致：,与JK触发器的特性方程比较，得：,电路图,D触发器T触发器,本章小结,1触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。 2描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。 3按照结构不同，触发器可分为： (1) 基本RS触发器。 (2) 同步触发器，电平触发方式。 (3) 主从触发器，脉冲触发方式。 (4) 边沿触发器，边沿触发方式。 4根据逻辑功能的不同，触发器可分为： (1) RS触发器 (2) JK触发器 (3) D触发器 (4) T触发器 （T触发器 ） 5同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触发器可以用不同的电路结构来实现。 6利用特性方程可实现不同功能触发器间逻辑功能的相互转换。,
