《位和32位微处理器ppt课件》由会员分享，可在线阅读，更多相关《位和32位微处理器ppt课件（90页珍藏版）》请在金锄头文库上搜索。
1、第2章 16位和32位微处理器,电气工程08,本章重点 :,CPU的编程结构标志寄存器的含义CPU的操作时序CPU的中断分类和中断向量硬件中断和软件中断的区别，软件中断的特点,微处理器的性能指标： 字长 主频,2.1 16位微处理器8086 2.1.1 8086的编程结构,从功能上，8086分为两部分，即1. 总线接口部件(bus interface unit，BIU)2. 执行部件(execution unit，EU),1. 总线接口部件,总线接口部件负责与存储器、I/O端口传送数据 ，由下列4部分组成： 4个段地址寄存器（CS、DS、ES、SS） 16位的指令指针寄存器IP(Instruc
2、tion Pointer) 20位的地址加法器 6字节的指令队列缓冲器,2. 执行部件,执行部件负责指令的执行 ，由下列4部分组成： 4个通用寄存器，即AX(accumulator)、BX(base)、CX(count)、DX(data)； 4个专用寄存器，即 基数指针寄存器BP（base pointer） 堆栈指针寄存器SP(stack pointer) 源变址寄存器SI(source index) 目的变址寄存器DI(destination index)； 标志寄存器； 算术逻辑部件(arithmetic logic unit)。,标志寄存器共有16位，其中7位未用，所用的各位含义如下：,
3、15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0,根据功能，8086的标志可以分为两类：1. 状态标志2. 控制标志,状态标志 有6个，即SF、ZF、PF、CF、AF和OF 符号标志SF(sign flag ) 零标志ZF(zero flag) 奇偶标志PF(parity flag) 进位标志CF(carry flag) 辅助进位标志(auxiliary carry flag) 溢出标志(overflow flag),例题1：,0010 0011 0100 0101 0011 0010 0001 10010101 0101 0101 1110求运算后的各个标志位：SF
4、/ZF/PF/CF/AF/OF,0 0 0 0 0 0,例题2：,执行下面的加法指令：ADD AL, BL 0111 1110 0010 10001010 0110 求运算后的各个标志位：SF/ZF/PF/CF/AF/OF,1 0 1 0 1 1,控制标志有3个，即 方向标志DF(direction flag) DF=0：增址传送，CLD 指令DF=1：减址传送，STD 指令 中断允许标志IF(interrupt enable flag) IF=1则中断允许，IF=0则禁止中断。 跟踪标志TF(trap flag)又称为单步标志，是为了调试程序方便而设置的。TF=1,CPU处于单步执行状态。,
5、3. 8086的总线周期的概念,典型的8086总线周期序列：,n, T1状态，发地址信息 T2状态，总线的高4位输出状态信息 T3状态，高4位 状态信息，低16位数据 T3之后，可能插入TW 在T4状态，结束。,习题,P2.3 P2.5 P2.8,2.1.2 8086的引脚信号和工作模式 1.8088的引脚信号,2. 8086的引脚信号以及最小模式和最大模式,3. 8086/8088的引脚信号和功能,注意： 8086/8088的数据线和地址线复用 8086有16根数据线 第21脚(RESET)为输入复位信号 第22引脚为“准备好”(READY)信号 高4位地址和状态线复用,各引脚信号：, GN
6、D、V 地和电源 AD15AD0 地址/数据复用 A19/S6A16/S3 地址/状态复用 BHE/S7 高8位数据总线允许/状态复用,BHE和A0的代码组合和对应的操作,MOV AX, 2000H MOV AL, 2000H MOV AL, 2001HMOV AX, 2001H, NMI 非屏蔽中断输入 INTR 可屏蔽中断请求信号输入 RD 读信号输出 CLK 时钟输入 RESET 复位信号输入 READY “准备好”信号输入 TEST 测试信号输入 MN/MX 最小和最大模式控制输入,4. 最小模式引脚信号, INTA 中断响应信号输出 ALE 地址锁存允许信号输出 DEN 数据允许信号
7、 DT/ R 数据收发信号输出 M/IO 存储器/输入输出控制信号 输出 WR 写信号输出 HOLD 总线保持请求信号输入 HLDA 总线保持响应信号输出,5. 最大模式引脚信号, QS1、QS0 指令队列状态信号输出 S2、 S1、 S0 总线周期状态信号输出 LOCK(lock) 总线封锁信号输出 RQ/GT1、RQ/GT0 总线请求信号输入、总线授权信号输出,习题,P2.11 P2.14 P2.15,6. 8086最小模式典型接口芯片 1） 地址锁存器,（1）单向三态门,（2）双向三态门,2） 总线收发器（双向三态缓冲器）,7. 8086在最小模式下的典型配置 ：,8. 8086在最大模
8、式下的典型配置 ：,2.1.3 8086的操作和时序,8086的主要操作: 系统的复位和启动操作； 暂停操作； 总线操作； 中断操作； 最小模式下的总线保持； 最大模式下的总线请求/允许。,1. 系统的复位和启动操作,2. 总线操作,(1) 最小模式下的总线读操作 (2) 最小模式下的总线写操作 (3) 最大模式下的总线读操作 (4) 最大模式下的总线写操作,(1) 最小模式下的总线读操作,(2) 最小模式下的总线写操作,(3) 最大模式下的总线读操作,(4) 最大模式下的总线写操作,习题,P2.22,3中断操作和中断系统,（1）8086的中断分类 硬件中断 （非屏蔽中断和可屏蔽中断） 软件中
9、断,8086/8088的中断分类 ：,(2) 中断向量和中断向量表,(3) 硬件中断 NMIINTR (4) 硬件中断的响应和时序 可屏蔽中断的响应过程 ： 读取中断类型码 将标志寄存器的值推入堆栈 把标志寄存器的IF和TF清零 将断点保护到堆栈中。 寻找中断向量，转入中断处理程序,中断响应,1) 非屏蔽中断和可屏蔽中断有两点差别； 2) TF是单步中断标志 ； 3) 在中断响应后，又遇NMI； 4) 结束时，返回断点； 5) 等待或串操作时，允许过程中进入中断。,8086中断响应的总线周期 ：,中断响应用2个总线周期：,第1个总线周期，通知外设，CPU准备响应中断； 第2个总线周期，外设发送
10、中断类型码,(5) 中断处理子程序 进一步保护中断现场 开放中断 中断处理的具体内容 弹出堆栈指令 中断返回指令,(6) 软件中断 特点： 用一条指令进入中断处理子程序，并且，中 断类型码由指令提供。 不执行中断响应总线周期，也不从数据总线读取中断类型码。 不受中断允许标志IF的影响 执行过程中可响应外部硬件中断 软件中断没有随机性,4. 最小模式下的总线保持,利用HOLD和HLDA信号实现总线保持,5. 最大模式下的总线请求/授权,利用 实现总线请求/授权,习题,P2.25 P2.27 P2.30 P2.32,2.1.4 8086的存储器编址和I/O编址,存储器组织和管理,CS、DS、SS和
11、其他寄存器组合指向存储单元的示意图 ：,2 8086的I/O编址,接口和端口 专用指令 编址方法 统一编址 独立编址,存储器基本操作,简单程序编制及执行过程,习题,P2.36,2.2 32位微处理器Pentium 2.2.1 Pentium采用的先进技术,1 CISC技术和RISC技术 CISC技术的特点 RISC技术的特点2 超标量流水线技术 超标量的含义 超标量的实现前提3 分支预测技术,32位微处理器Pentium内部逻辑结构,Pentium 的性能指标,Pentium 的性能指标,2.2.2 Pentium的技术特点, 64位数据总线 互相独立的指令Cache和数据Cache 常用指令
12、用硬件来实现。 增加系统管理方式SMM。,2.2.3 Pentium的工作方式,1. 实地址方式 2. 保护方式 3. 虚拟8086方式,2.2.4 Pentium的原理结构,Pentium的主要部件 总线接口部件 U流水线和V流水线 指令Cache 数据Cache 指令预取部件、指令译码器、控制ROM 分支目标缓冲器BTB控制部件浮点处理部件FPU 分段部件和分页部件,2.2.5 寄存器,1.通用寄存器,8个32位通用寄存器，EAX EBXECX EDXESI EDIEBP ESP,2. 指令指针寄存器（EIP）和标志寄存器 （EFLAGS）,3.段寄存器和段描述符寄存器 4.控制寄存器 CR0CR1(未定义)CR2CR3CR4,5. Pentium保护方式下的寻址机制,1)实地址方式寻址 2)保护方式寻址,描述符表,保护方式下段地址的产生,逻辑地址、线性地址和物理地址,物理地址,48位逻辑地址,32位偏移量,32位线性地址,64位描述符表,2.3 Itanium微处理器概述,Itanium新技术:可拥有三级Cache多个执行部件和多个通道数量众多的寄存器采用完全并行指令计算技术采用新机制的分支预测技术,
