单片机内部主要功能模块工作原理及应用

《单片机内部主要功能模块工作原理及应用》由会员分享，可在线阅读，更多相关《单片机内部主要功能模块工作原理及应用（216页珍藏版）》请在金锄头文库上搜索。

1、第三章：单片机内部主要功能模块 工作原理及应用,本章主要内容： MCS-51单片机并行端口的结构特点； 定时/计数器、串行口的工作原理； “查询”及“中断”两种编程方法及对定时器、串行口进行编程。,本章目录,MCS-51单片机的8位并行输入输出端口 MCS-51单片机的定时/计数器 MCS-51单片机的串行接口 MCS-51的中断系统,2018/8/26,3.2 8位并行输入输出端口,CPU,输入输出 端口,外部设备,内总线,MCS-51,并行I/O端口是实现单片机与外部进行并行数据交换的通道。,2018/8/26,MCS-51单片机的并行端口具备三种工作方式,通用I/O方式：直接与外部设备连

2、接，实现数据的并行交换。常用于“最小系统”模式的设计； 总线方式：当系统要与外部ROM、RAM或ADC等器件进行连接时，采用类似于微机系统的三总线结构进行设计，部分端口承担总线的功能。此时系统称为“扩展系统”； 第二功能方式：由于引脚的限制，内部信号无法正常输入输出。因此借用I/O端口引脚作为内部信号通道也是一种不得已的方法。 当端口作为总线或第二功能时，就不能再做I/O。,2018/8/26,MCS-51单片机的四个并行端口P0、P1、P2和P3都是具有输出锁存功能的“准双向”端口，这些锁存器的位置都在SFR中，其地址分别为：80H、90H、A0H 、B0H。 出于系统功能的考虑,在硬件设计

3、上对端口功能都有不同的要求,所以它们又具有不同的结构和特点。,2018/8/26,3.1.1 P0口,3.1.2 P1口,3.1.3 P2口,3.1.4 P3口,3.1.5 并行端口在使用时应注意的几个问题,3.1.6 单片机与继电器等 大电流负载的接口,2018/8/26,3.1.1 P0口,【特点】具有两种工作方式“通用数据I/O双向端口”； “地址、数据复用总线” 。,2018/8/26,在作为通用数据I/O端口时，具有较强的输出驱动能力 （8个TTL负载）。因输出是“开漏”结构，所以与MOS负载连接时,需要外接一个上拉电阻。作为“地址、数据复用总线”使用时，P0口首先输出存储器的低八位

4、地址信号，然后变为数据总线进行数据的输入输出，所以称“分时复用总线”（注意：此时P0口不能再作为通用I/O口）。,2018/8/26,P0口的位结构图,D Q锁存器 CL /Q,P0.x 引脚,Vcc,地址/数据 1/0,控制(=0时),读锁存器,读引脚,内部总线,写锁存器,MUX (控制=0时),Vcc,返回前一次,参见讲义235页,2018/8/26,硬件组成：,1，一个输出锁存器（D型触发器）； 2，二个三态门（控制读引脚或读锁存器）； 3，与门和MUX等元件组成的输出控制电路； 4，一对场效应晶体管FET构成的输出电路.,2018/8/26,P0口的工作原理,普通I/O模式下的输出与输

5、入原理； 扩展（总线）方式下的工作原理,2018/8/26,1. P0口的I/O操作（通用I/O端口）,在P0口作为通用I/O端口时，控制电路中的“控制”端为“0”电平： 此时多路开关MUX接入下方的锁存器的/Q端。 因与门的一个输入端为“0”，所以它使上端的FET截止。这就是P0口在做I/O口时输出为“漏极开路” 结构的原因。,返回结构图,2018/8/26,数据经内总线送到锁存器的“D”端，经“/Q”端送场效管应输出极。总线送“0”时：锁存器的/Q=1，使下端的FET导通（上面的FET截止），端口呈现“0”电平；总线送“1”时：锁存器/Q=“0”，使下端的FET截止，输出极的两个FET全部

6、截止。在这种情况下，必须通过上拉电阻的作用使端口为高电平。,返回结构图,（一）输出操作： MOV P0，A,2018/8/26,输入操作实际上有两种（参见结构图）：读引脚：用于真正的外部数据输入的通道； 读锁存器：在端口作输出时常使用的操作。a.读引脚：当外部信号通过端口引脚输入时，读引脚上的电平实现信号的输入。如指令：MOV A，P0 ； AP0此时，单片机控制“读引脚”的三态门，使引脚处的外部电平经三态门送入内部总线。,返回结构图,（二）输入操作 MOV A，P0,2018/8/26,在端口电路中,可以发现一个问题：端口在输入（读引脚）时，原来锁存器的状态可能要影响引脚电平的输入。如：原来

7、锁存器的状态为“0”态, 电路将不能正确读入.要解决的方法就是让下端的FET截止，即事先向端口写一个“1”。,返回结构图,读引脚操作前要事先向该端口写“1”,2018/8/26,请注意下面的一段程序：MOV P0，#0FFH ；0FFH送P0（ “写1”）MOV A ， P0 ；从P0口引脚输入数据到A 你能正确的分析出指令的操作吗？ 上述指令执行后 P0=？,返回结构图,2018/8/26,b,读锁存器：端口作输出时的一种操作在这种情况下, 读入的数据不是来自引脚，而是端口内部的锁存器的内容。,P0.X,单片机的引脚设计为输出时,返回结构图,2018/8/26,当端口输出时（MOV P0，A

8、） ，往往要再将前面输入的状态取回来，进行再处理然后重新输出。如：ORL P0，A 将P0口前次输出的数据与累加器A的内容相“或”后在送回P0口（输出）。此时P0口的数据是从锁存器中读回的，而不是从引脚输入。 上述的过程也称之谓“读修改写”操作。,为什么端口作输出时还要读入操作？,2018/8/26,凡是这种“读修改写”操作，读到的数据都是锁存器的数据而不是读引脚数据。 这种“读修改写”的操作有：ORL 、XRL 、JBC 、CPL 、INC 、DEC 、DJNZ 、MOV Px ,y 、 CLR Px ,y和SET Px ,y。 而真正读引脚的指令只有 MOV A，P0,2018/8/26,

9、为什么要读锁存器而不去读引脚？,为什么“读修改写”操作不是从引脚回取信号？因为： 引脚信号与外部设备连接，易受外界干扰； 引脚上的电平往往不能正确反映前次的输出结果。,负载,Vcc,2018/8/26,【举例】在当前状态下，将P0.2的电平变“1”，其余位不变。MOV A,#00000100BORL P0,A这里，ORL 指令就是先将P0口的锁存器数据取出，与A相或，结果送回P0口。 【思考】：直接使用: MOV A,#00000100BMOV P0,A是否可以？,P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7,2018/8/26,2，P0口的总线方式,控制电路

10、的“控制”=1,此时与门打开,MUX接向“地址/数据”信号.在这种情况下,输出极的两个FET都处于正常的工作状态 。地址、数据信息通过“地址/数据”线经反相器送至FET的输入，并输出。由于上部FET管不再被“控制”信号关闭，所以此时口线可以输出高电平，即不用外加上拉电阻。,返回结构图,2018/8/26,只要CPU执行MOVX、MOVC（外ROM）指令，P0、P2口就自动变为数据/地址总线。在进行硬件系统的设计中，如果使用了外部存储器时，P0口成为整个系统的地址/数据复用总线。换句话，P0口不能再作为通用的I/O端口。,2018/8/26,做通用数据I/O端口并与MOS器件连接时，必须外接“上

11、拉电阻”，否则不能正确的输出高电平； 在输入操作前, 必须先向端口“写1； “读引脚”与“读锁存器”是不同的两个数据通道； 在总线方式时，P0口不能再做通用的I/O端口。它分时输出地址、数据总线的信息（此时引脚不用外接上拉电阻）。,返回,返回结构图,P0口特点小结:,2018/8/26,特点：单纯的通用I/O端口,负载能力为3个TTL输入。与P0口的区别在于内部具有上拉电阻，所以输出时不用外接上拉电阻。,3.1.2 P1口的位结构图,D Q锁存器 CL /Q,P1.x 引脚,Vcc,读锁存器,读引脚,内部总线,写锁存器,内部上拉电阻,返回,返回前一次,2018/8/26,3.1.3 P2口 特

12、点：“通用数据I/O端口”和“高八位地址总线”端口,D Q锁存器 CL /Q,P2.x 引脚,Vcc,地址/数据 1/0,控制,读锁存器,读引脚,内部总线,写锁存器,MUX (地址/数据=0),内部上拉电阻,返回上一次,2018/8/26,注意：使用外数据存储器时，P2口分两种情况：1，使用256B的外部RAM时，此时用8位的寄存器R0或R1作间址寄存器，这时P2口无用，所以在这种情况下，P2口仍然可以做通用I/O端口。如：movx a,r0 或 movx a,r12，如果访问外部ROM或使用大于256BRAM时，P2口必须作为外存储器的高八位地址总线。如：movx a，dptr ；访问外部数

13、据存储器movc a，a+dptr ；访问外部程序存储器这里使用了16位的寄存器DPTR,上一页,返回,2018/8/26,3.1.4 P3口 特点：通用I/O端口、多用途端口,D Q锁存器 CL /Q,P3.x 引脚,第二输出功能,读锁存器,读引脚,内部总线,写锁存器,Vcc,返回,第二输入功能,2018/8/26,在多用途情况下，P3口分别作为串行口、外中断输入、外部计数输入和系统扩展时使用的WR和RD信号的端口。在这种情况下，锁存器Q端为“1”电平以保证与门是打开的。 在通用I/O模式下，“替代输出功能”端为“1”电平，以保证与门打开。 原则上在进行系统设计时，P3口不做通用I/O口，以

14、充分利用单片机的内部模块资源。,2018/8/26,P3口各位的第二功能,2018/8/26,3.1.5 并行端口使用中应注意的问题,如何使用并行端口来直接驱动电流比较大的负载（如：LED）？是采用“拉电流”还是“灌电流”？,Px.y,Vdd,Px.y,Vdd,Vdd,灌电流方式 输出”0”点亮LED,拉电流方式 输出高电平点亮LED,返回,2018/8/26,使用灌电流的方式与电流较大的负载直接连接时, MCS-51的端口可以吸收约20mA的电流而保证端口电平不高于0.45V（见右上图），但驱动逻辑并不符合人们的日常习惯。 采用拉电流方式连接负载时，MCS-51所能提供“拉电流”仅仅为80A

15、，否则输出的高电平会急剧下降.如果我们采用右下图的方式，向端口输出一个高电平去点亮LED，会发现端口输出的电平不是“1”而是“0”！ 【注意】：现在已出现如PIC等单片机可以提供较大的“拉电流”，具体问题灵活掌握。,2018/8/26,3.1.6单片机与大电流负载的接口,为了提高系统的可靠性和安全性。在一般设计中并行端口不是直接与负载连接，往往使用驱动电路（如74LS244等）做缓冲、驱动。可以采用通向驱动也可以采用反向驱动。,Px.y,Vcc,Px.y,Vcc,同相驱动,反相驱动,2018/8/26,为了保证单片机系统的安全，减少外部电路对系统的干扰，采用管电隔离是一种有效的方法 。,J,Vcc,Vdd,Px.y,A,B,更安全的驱动方式光电隔离,注意：Vcc与Vdd是两套独立的电源系统,