基于ad9852的信号发生器

《基于ad9852的信号发生器》由会员分享，可在线阅读，更多相关《基于ad9852的信号发生器（26页珍藏版）》请在金锄头文库上搜索。

1、第第 5 章章 信号发生器制作实训信号发生器制作实训5.1 信号发生器信号发生器5.1.1 实训目的和实训器材实训目的和实训器材 1制作一个基于 DDS AD9852 的信号发生器。 2实训器材 （1）常用电子装配工具。 （2）测试使用的仪器设备，见表 5.1.1。 （3）信号发生器电路元器件，如表 5.1.2 所示。表 5.1.1 测试使用的仪器设备仪器名称型号指标数量生产厂单片机仿真器伟福 E6000/L1南京伟福模拟示波器GOS-602120MHz，频率测量精度 6 位1台湾固伟数字存储示波器DS5202CA200MHz 1G/s1北京普源精电科技宽带扫频仪XPD1252A1.1GHz1

2、南京秀普瑞电子频谱分析仪HM5011-31.1GHz1德国产数字万用表UT553 位半1深圳优利德计算机锐翔 K5481PP4 2.8G/256M1TCL 公司表 5.1.2 信号发生器电路元器件符号名称参数与型号数量备注控制接口U3，U4六反相施密特触发器74HC142排针U5，U7三态八 D 锁存器74HC5731BNCR20电阻3001基准时钟U2低压差分接收器MC100LVEL161BNC 插座Y1有源晶振50.00000MHz1R30电阻2K1R31电阻501C31电容器0.1f1信号滤波C70，C80，C90电容器27pF3C71，C81，C91电容器2.2pF3C72，C82，C

3、92电容器47pF3C73，C83，C93电容器12pF3C74，C84，C94电容器39pF3C75，C85，C95电容器8.2pF3C76，C86，C96电容器22pF3L1，L4，L7电感82nH3L2，L5，L8电感68nH3L3，L6，L9电感68nH3电源滤波C1C21电容器0.1F21排针DDS 芯片U1DDSAD98521BNC 插座R1,R2电阻8k2R5,R6电阻1002R7,R8,R10电阻503R9电阻251R11电阻1.3k1C60电容器0.1F1C61电容器0.01F1跳线帽1注：所有元器件均采用贴片封装形式，电阻、电容尺寸为 0805。5.1.2 AD9852的主

4、要特性的主要特性AD9852 是美国模拟器件公司生产的高速 DDS 集成芯片，其芯片内部有一个高速，高性能 的 DAC，能形成一个数字可编程的，高灵敏度的合成器。最高系统工作频率 300MHz，通过控制 器改变其内部的寄存器参数可工作在 AM、FM、ASK、FSK、PSK 等模式。AD9852 可产生一个 非常稳定的频率、相位和振幅可编程的余弦输出，可在通信、雷达、测试仪器等应用中的灵活 LO（本机振荡器） 。 AD9852 的内部结构方框图如图 5.1.1 所示。其主要性能如下：最高 300MHz 的系统时钟；内 含 420 倍可编程参考时钟倍乘器；48 位的可编程频率寄存器；两路 12 位

5、 D/A 输出；内含超高 速，低抖动比较器；具有 12 位可编程振幅调谐和可编程的 Shaped On/off Keying 功能；14 位可 编程相位寄存器；单引脚 FSK 和 BPSK 数据接口；HOLD 引脚具有线性和非线性 FM 调频功能； 可自动双向频率扫描；可自动进行 sin(x)/x 校正；工作电压为 3.3V；10MHz 的两线或三线串行接 口；100MHz 的 8 位并行编程接口；单端或差分基准时钟输入选择。 A9852 有 SQ-80 和 ST-80 LQFP-80 两种封装形式，前者型号为 AD9852ASQ；后者型号为 AD9852AST，引脚封装形式如图 5.1.2

6、所示，各引脚的功能如表 5.1.3 所示。图5.1.1 AD9852的内部结构方框图基准时钟 缓冲器内部可编程 时钟I/O 缓冲器可编程幅度 和比率控制420 倍基 准时钟倍 增器频率累加器 ACC1 频率比 率定时器相位累加器 ACC2相位到幅度转换器INV. SINC 滤 波器12 位余 弦 DAC12 位控 制 DACMUXMUXMUXMUXMUXMUXDEMUX 频率字 模式选择频率调谐字 1频率调谐字 2第 1 级 14 位相 位/偏移补偿字第 2 级 14 位相 位/偏移补偿字AM 调制12 位 DC 控制可编程寄存器SYSTEM CLOCK系统时钟AD9852DDS 核2系统 时

7、钟双向内/外 I/O 更新时 钟FSK/BPSK/ HOLD 数据 输入差分/单端 选择模拟 输出DAC RSET模拟 输出模拟 输入时钟 输出ON/OFF 键 控整形GND+VS主复位8 位并行复载6 位地址或串 行可编程线串行/并 行选择基准时钟 输入系统 时钟系统 时钟EXTDCK QINTREADWRITE248348 48144848481414171712 121212BUSQI系统 时钟比较器图5.1.2 AD9852的引脚封装形式表 5.1.3 AD9852 的引脚功能引脚符号功能18D7D08 位双向并行数据输入。仅在并行编程模式中使用9，10，23，24，25，73，74，

8、79，80DVDD数字电路部分电源电压。相对 AGND 和 DGND 为+3.3V11，12，26，27，28，72，75，76，77，78DGND数字电路部分接地。与 AGND 电位相同13，35，57，58，63NC没有连接1419A5A0当使用并行编程模式时，编程寄存的 6 位并行地址输入17A2/ (I/O RESET)串行通信时总线的 I/O RESET 端。在这种方式下，串行总线的复位既不影响以前的编程，也不调用“默认”编程值，高电平激活18A1/SDO在三线式串行通信模式中使用的单向串行数据输入端19A0/SDIO在两线式串行模式中使用的双向串行数据输入/输出端20I/O UD

9、CLK双向 I/O 更新 CLK。方向在控制寄存器内被选择。如果被选择作为输入，上升沿将传输 I/O 端口缓冲区内的内容到编程寄存器。如果 I/O UD 被选作输出（默认值） ，在 8 个系统时钟周期后，输出脉冲由低到高，说明内部频率更新已经发生21WRB/SLCK写并行数据到 I/O 端口的缓冲区。与 SCLK 共同起作用。串行时钟信号与串行编程总线相关联。数据在上升沿被装入。此引脚在并行模式被选时，与 WRB 共同起作用。模式取决于引脚端70（S/P SELECT）22RDB/CSB从编程寄存器读取并行数据。参与 CSB 的功能。片选信号与串行编程总线相关联。低电平激活。此引脚在并行模式被

10、选时，与RDB 引脚共同起作用29FSK/BPSK/HOLD与编程控制寄存器所选的操作模式有关的多功能引脚端。如果处于 FSK 模式，逻辑低选择 F1，逻辑高选择 F2；如果处于 BPSK模式，逻辑低选择相位 1，逻辑高选择相位 2；如果处于线性调频脉冲模式，逻辑高保证“保持”功能，从而引起频率累加器在其电流特定区中断；为了恢复或起用线性调频脉冲，应确定为逻辑低电平30SHAPED KEYING首先需要选择并编程控制寄存器的功能。一个逻辑高电平将产生编程的零刻度到满刻度线性上升的余弦 DAC 输出，逻辑低电平将产生编程的满刻度到零刻度线性下降的余弦 DAC 输出31，32，37，38，44，5

11、0，54，60，65AVDD模拟电路部分电源电压，相对 AGND 和 DGND 为+3.3V33，34，39，40，41，45，46，47，53，59，62，66，67AGND模拟电路部分接地端，电位与 DGND 相同36VOUT内部高速比较器的非反相输出引脚。被设计用来驱动 50 负载，与标准的 CMOS 逻辑电平兼容42VINP内部高速比较器的同相输入端43VINN内部高速比较器的反相输入端48IOUT1余弦 DAC 的单极性电流输出49IOUT1B余弦 DAC 的补偿单极性电流输出51IOUT2B控制 DAC 的补偿单极性电流输出52IOUT2控制 DAC 的单极性电流输出55DACBP

12、两个 DAC 共用的旁路电容连接端。连接在此引脚与 AVDD之间的一个 0.01F 的芯片电容，可以改善少许的谐波失真和 SFDR56DAC RSET两个 DAC 共用的设置满刻度输出电流的连接端。RSET=39.9V/IOUT。通常 RSET的范围是 8k(5mA)2k（20mA）61PLL FILTER此引脚提供 REFCLK 倍频器的 PLL 环路滤波器的外部零度补偿网络的连接。零度补偿网络由一个 1.3k 电阻和一个 0.01F 的电容串联组成。网络的另一端应该连接到 AVDD，尽可能地靠近引脚60。为了得到最好的噪声性能，通过设置控制寄存器 1E 中的“旁路 PLL”位，而将 REF

13、CLK 倍频器旁路64DIFF CLK ENABLE差分 REFCLK 使能。此引脚为高电平时，差分时钟输入，REFCLK 和 REFCLKB（引脚 69 端和引脚端 68）被使能68REFCLKB互补（相位偏移 180）差分时钟信号。当单端时钟模式被选择时，用户应该设置此引脚端电平。信号电平与 REFCLK 相同69REFCLK单端（CMOS）逻辑电平必需）基准时钟输入或差分时钟输入信号之一。在差分基准时钟模式下，两路输入可能是 CMOS 的逻辑电平，或者有比以 400mV（峰峰值）方波或正弦波为中心的区域加大约 1.6V 直流的区域70S/P SELECT在串行编程模式（逻辑低电平）和并行

14、编程模式（逻辑高电平）之间选择71MASTER RESET初始化串行/并行编程总线，为用户编程做准备；设置编程寄存器为“do-nothing”状态，在逻辑高电平时起作用。在电源导通状态下，MASTER RESET 是保证正确操作的基本要素AD9852有五种可编程工作模式。若要选择一种工作模式，需要对控制寄存器内的3位模式控 制位进行编程，如表5.1.4所示。表5.1.4 AD9852模式控制位模式位2模式位1模式位0工作模式000单音调001FSK010斜坡FSK011线性调频脉冲100BPSK在每种模式下，有一些功能是不允许的。表5.1.5列出了在每个模式下允许的功能。表5.1.5 AD98

15、52在各模式下允许的功能模式相位 调节1相位调节2单端FSK/BPSK或HOLD单端键控整形相位偏移补偿或调制幅度控制或调制反相正弦滤波器频率调谐字1频率调谐字2自动频率扫描单音调FSK斜坡FSK线性调频脉冲BPSK注： 表示该功允许； 表示该功禁止5.1.3 信号发生器电路结构信号发生器电路结构采用 AD9852 构成的信号发生器内部结构如图 5.1.3 所示，由 AD9852 芯片，控制接口，基 准时钟，滤波电路，电源和输出接口等部分构成。本信号发生器电路能实现的功能如下：输出信号频率范围为 0120MHz；输出信号幅度程控可调；输出模拟 AM 信号；输出模拟 FM 信号； 输出 ASK

16、调制信号；输出 FSK 调制信号；输出 PSK 调制信号；输出扫频信号；输出低抖动方波 时钟信号；输出可变幅度控制信号。图 5.1.3 采用 AD9852 构成的信号发生器内部结构由 AD9852 构成的信号发生器通过控制接口，对 AD9852 内部寄存器进行编程控制，使其工 作在不同的模式下，输出所需的信号。50MHz 有源晶振输出的基准参考时钟经差分接收驱动芯 片 MC100LVEL16 变换后为 AD9852 提供稳定，低抖动的时钟信号，用户也可自行选择从 BNC 插座输入外部的基准时钟信号。AD9852 输出的信号经七阶切比雪夫滤波器滤波后输出，七阶切 比雪夫滤波器滤波电路如图 5.1.4 所示。C712.2pFC70 27pFC7312pFC72 47pFC758.2pFC74 39pFC76 22pFGNDGNDGNDGNDP2 F_out1GNDC812.2pFC80 27pFC