《基于FPGA的智能电子抢答器的设计》由会员分享，可在线阅读，更多相关《基于FPGA的智能电子抢答器的设计（18页珍藏版）》请在金锄头文库上搜索。
1、基于FPGA的智能电 子抢答器的设计报告人:XXX 学 号：XXXXXX 指导老师:XXX毕业设计答辩毕业设计答辩课题简介：基于VHDL语言，并采用FPGA作为 控制核心，设计一种四路智能电子抢答器 ，使其能够实现正确显示最先抢答的选手 号码，对答题时间进行l00S的限时报警 以及复位重新抢答的功能。具有电路简单 、操作方便、灵敏可靠等优点。毕业设计答辩 实施方案：利用VHDL硬件描述语言进行编程，我的 这个设计主要包括七个模块：判断模块，锁 存模块，转换模块，扫描模块，片选模块， 定时报警模块和译码模块。编程完成后，用 QuartersII软件进行编译，验证正确后再进 行仿真。最后利用cyc
2、lone中的 EP1C3T144C8制作成实际的系统进行测试 。毕业设计答辩 电子抢答器源程序抢答鉴别模块FENG -feng.vhd LIBRARY IEEE; USE IEEE STD_LOGIC_1164.ALL; ENTITY FENG IS PORT(CP,CLR:IN STD_LOGIC; Q:OUT STD_LOGIC);END FENG;ARCHITECTURE FENG_ARC OF FENG IS BEGIN PROCESS(CP,CLR) BEGIN PROCESS(CP,CLR) BEGIN IF CLR=0THEN QQQQQQQQQQQQQQQQQQQQQ=“000
3、0000“; END CASE;END PROCESS;毕业设计答辩 抢答器系统原理图毕业设计答辩在QuartersII中对程序生成模块，连 接电路图，可得到抢答器的顶层原理 图。毕业设计答辩 顶层原理图毕业设计答辩接下来对每个模块进行波形仿真，得 到波形图：毕业设计答辩 Feng抢答判断模块：Lockb锁存模块：毕业设计答辩Ch31a扫描模块：Ch41a显示转换模块：毕业设计答辩 Count定时模块：Sel片选模块：毕业设计答辩Disp译码模块：顶层原理图波形仿真：毕业设计答辩 结 论本文介绍了基于FPGA的智能电子抢答器 的设计，本设计使用VHDL语言，对智能抢 答器的每一个模块进行分析，设计，编译 ，并在quartersII软件的支持下，对其进 行仿真。通过反复的编译、仿真、修改， 证明本次设计的抢答器各项功能符合预定 标准。但其中仍存在一些不足之处，请多 见谅！谢 谢！毕业设计答辩
