《[交通运输]片上系统的可测试性技术应用研究》由会员分享，可在线阅读，更多相关《[交通运输]片上系统的可测试性技术应用研究（88页珍藏版）》请在金锄头文库上搜索。
1、南京航空航天大学硕士学位论文片上系统的可测试性技术应用研究姓名：徐凯申请学位级别：硕士专业：航空宇航推进理论与工程指导教师：张天宏20080101南京航空航天大学硕士学位论文 i摘 要 航空发动机数控系统正在向更高性能和更高集成度的方向发展，增加了电子控制器核心电路的开发、制造与测试的复杂性。控制器核心电路密度的不断提高，使得传统测试方法难以满足需要。而边界扫描技术作为一种国际通用的测试标准，为提高系统的可测试性提供了一种可行的解决途径，已经成为系统级、板级以及内部测试（BIT）的一种重要技术。 本文在分析边界扫描测性技术的基础上，设计了带有边界扫描测试总线接口的测试适配器。重点设计了扫描主控
2、芯片同外部主机的接口电路和测试适配器与上位管理计算机的通讯电路，并进行了测试适配器的软件开发，实现了对被测器件的扫描测试指令加载和测试响应读取。 然后在可测性技术思想的指导下，设计了包含控制器核心电路的测试对象。在电路设计中考虑了对不同扫描测试模式的支持，并设计了故障注入电路，用于边界扫描故障检测的验证试验。 最后通过边界扫描测试适配器对测试对象进行扫描测试试验，实现了主要扫描指令的加载，验证了基于边界扫描的故障检测性能。此外，利用边界扫描总线对器件管脚进行状态更新，实现了基于边界扫描的故障注入功能。通过验证试验说明了应用边界扫描技术可以较好地解决高集成度控制器核心电路的测试问题。 关键词关键
3、词：航空发动机，电子控制器，BIT，边界扫描，故障检测，故障注入 片上系统的可测试性技术应用研究 iiAbstract With the development in performance and integration of aero-engine digital control system，the design，manufacture and test of electronic engine controller is becoming more difficult than before. The kernel electronic circuits of electronic c
4、ontroller become more and more complex，so the traditional test method can not meet the need. The testing method based on boundary scan which is an international generic testing standard can provide a feasible solution to improve the testability of the electronic system. This method is becoming an im
5、portant technology to realize system level test，board level test and build in test. On the basis of analyzing of the measurement based on boundary scan，a testing adapter with a boundary scan testing bus is designed. The design to the interface circuit of a test-bus controller with a host microcontro
6、ller and the communication circuit of the testing adapter to the host computer is the point. The software of the testing adapter is developed and implemented to load the test instructions and acquire the test responses. According to the idea of design for testability，a testing circuit including the
7、kernel electronic circuits of electronic engine controller is designed， which can support different boundary scan testing mode. And some fault injection circuits are designed on the board to validate the efficiency of the fault detection based on boundary scan. Boundary scan testing experiments are
8、carried out by the testing adapter and the kernel electronic circuits of the testing circuit，which can realize loading the instructions and validating the efficiency of the fault detection based on boundary scan. The fault injection is realized，which is based on the principle of boundary scan bus ca
9、n change the level state of the chip pin. The result indicates that the technology based on boundary scan can solve the test problem of the high integration electronic circuits of electronic engine controller. Key words: aircraft engine，electronic controller，built-in-test，boundary scan，fault detecti
10、on，fault injection 片上系统的可测试性技术应用研究 vi图表索引 图 1.1 边界扫描技术的基本原理示意图.4 图 1.2 边界扫描通路示意图.5 图 2.1 方案一系统级测试应用示意图.7 图 2.2 方案二系统级测试应用示意图.8 图 2.3 边界扫描测试适配器总体框图.9 图 2.4 嵌入式测试总线控制器示意图.10 图 2.5 EZ-USB FX2（128 脚）的内部框图 .11 图 2.6 嵌入式测试总线控制器外围电路应用示意图.12 图 2.7 嵌入式测试总线控制器读过程时序图.13 图 2.8 嵌入式测试总线控制器写过程时序图.13 图 2.9 时钟信号电路.1
11、4 图 2.10 离散控制模式实现的 JTAG 状态转移流程图.18 图 2.11 连续控制模式软件流程图.19 图 3.1 电子控制器核心电路结构框图.22 图 3.2 串行工作方式示意图.24 图 3.3 并行工作方式示意图.24 图 3.4 多输出工作方式示意图.25 图 3.5 旁路工作方式示意图.25 图 3.6 基于边界扫描技术的核心电路测性技术验证平台框图.26 图 3.7 FPGA（CYCLONE II 系列）可用 I/O 的边界扫描单元示意图 .27 图 3.8 边界扫描的取指采样/预载电路结构模式示意图.28 图 3.9 边界扫描的数据移位/更新电路结构模式示意图.29 图
12、 3.10 边界扫描状态机示意图.31 图 3.11 测试数据寄存器机构图.32 图 3.12 配置电路.34 图 3.13 混合电压的 JTAG 扫描链示意图.35 图 3.14 FLASH 存储器电路 .36 图 3.15 SRAM 存储器电路 .36 图 3.16 FPGA 的 JTAG 接口电路 .38 图 3.17 TMS320 F2812 的 JTAG 接口电路 .38 南京航空航天大学硕士学位论文 vii图 3.18 JTAG 操作模式选择的内部电路.39 图 4.1 软核 Nios II 处理器结构框图 .44 图 4.2 SOPC 开发流程结构框图.45 图 4.3 FPGA 上电配置流程图.47 图 4.4 添加的信号列表界面 .49 图 4.5 设置元件接口及时序界面 .50 图 4.6 DSP 与 FPGA 通过 SPI 通信框图.51 图 4.7 定制的 SOPC 系统结构框图 .52 图 4.8 集成到 Quartus
