《电子时钟》由会员分享，可在线阅读，更多相关《电子时钟（13页珍藏版）》请在金锄头文库上搜索。
1、数 字 电 子 钟 姓名 学号 专业班级 指导老师目录 第一章 设计任务及要求.1 1.1设计任务.1 1.2设计要求.1 第二章 仪器设备及元器件.1 第三章 总体方案选择.2 3.1设计原理.2 3.2工作原理.3 3.2.1脉冲产生电路.3 3.2.2计数器.3 3.2.3译码显示电路.5 3.2.4整点报时电路.6 3.2.5 校正电路.6 第四章 功能模块设计.7 第五章 遇到的问题及设计方案.8 第六章 分析总结.8 参考文献.9 数电课程设计 - 1 - 第一章 设计任务及要求 1.1 设计任务设计一个具有“时” “分” “秒”十进制数字的计数，译码，显示电路 1.2 设计要求
2、(1)、时钟的“时”要求用两位显示;上、下午用发光管作为标志； (2)、时钟的“分”、 “秒”要求各用两位显示； (3)、整个系统要有校时部分，校时时不能产生进位； (4)、系统要有闹钟部分，声音要响 10秒（可以是一声一声的响，也可以连续响） 。 第二章 仪器设备及元器件 1）直流稳压电源 2）信号发生器 3）集成电路 4位十进制同步计数器 74LS160 6片四 2输入与非门 8片译码器 74LS48 6片 显示器 HDSP-5551 6片 显示器 CD4511 6片 D 触发器 1片 整点报时 74HC30D 1片 扬声器 Speaker 1个 数电课程设计 - 2 - 第三章 总体方案
3、选择 3.1 设计原理 数字电子钟一般由振荡器、分频器、译码器和显示器等几部分组成。 振荡器产生的时标信号分成每一秒的方波作为秒表信号。秒信号送入计数器进行计数，并 把累加的结果以时分秒的数字显示出来。秒的计数和显示电路由两级计数器和译码器组成 的六十进制计数电路实现；分的计数和显示电路与秒的相同。时的计数和显示由两级计数 器和译码器组成的二十四进制计数电路实现。所有计时结果均由六位数码管显示器显示。 显示器 译码器 计数器 （时十位） 显示器 译码器 计数器 （时个位） 显示器 译码器 计数器 （分十位） 显示器 译码器 计数器 （分个位） 显示器 译码器 计数器 （秒十位） 显示器 译码器
4、 计数器 （秒个位） 石英晶体振荡器 分频器 （1Hz） 报时电路校正电路 分频器 （2Hz）喇叭 设计原理图 图3.1 数电课程设计 - 3 - 3.2 工作原理 3.2.1 脉冲产生电路 秒脉冲产生电路由振荡器和分频器构成。振荡器有门电路的构成的对称式多谐振荡器、 环形振荡器以及由施密特触发器构成的多谐振荡器、石英振荡器等多种类型。数字电子钟应具有标准时间源，用它产生频率稳定的 1Hz 脉冲信号，称为秒脉冲。 由于它直接影响到计时器走的准确度，因此采用石英晶体振荡器，并经过多级分频电路后 获得秒脉冲信号，电路如图 3.2.1所示。 数字电子钟通常采用石英晶体振荡器的谐振频率为 32768H
5、z，经过十五级二分频电路， 便可得到频率为 1Hz 的秒脉冲信号。电路选用一片 CC4060 和一片 74LS74 组成了一个十 五级二分频电路。 Q9 13 Q5 5 Q4 7 Q6 4 Q10 15 Q12 1 Q7 6 GND 8 Q13 2 Q8 14 Q14 3 CLK0 10 CLK0 9 RST 12 CLK1 11 VDD 16 4060 GND 1 2 个 个 个 个 个 个 个 个 4 CLK 3 D 2 1 Q 5 Q 6 CLR PR A 1Hz 图 3.2.1数字电子钟通常采用石英晶体振荡器的谐振频率为32768Hz，经过十五级分频电路， 便可得到频率为1Hz 的秒脉
6、冲信号。电路中采用一片CC4060和一片74LS74组成了一个十 五级二分频电路。 数电课程设计 - 4 - 3.2.2 计数器 来自分频器的时标信号先后经过两级六十进制计数器和一个二十四进制计数器，分别 得到“秒”个位、十位， “分”个位、十位以及“十”个位、十位的计时。 “秒” 、 “分”计数器 为六十进制计数器， “时”计数器为二十四进制计数器。六十进制计数器由两片 74160组成，采用整体置零法来实现。电路如图 3.2.2（1） 所示的电路是用两片 74160组成的六十进制的计数器。 MR 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4
7、Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 SN74160N MR 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 SN74160N 1 2 3 A 1 1 1 个 个 个 个 个 个 个 图 3.2.2（1）“时”应为二十四进制计数器，也可采用两片 74160芯片利用整体置零法来实现。 当计数器计数到二十四个脉冲信号的时候时，时计数器复位，即完成了一个计数周期。电 路如图 3.2.2（2）所示，与六十进制计数器相似。 数电课程
8、设计 - 5 - MR 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 SN74160N MR 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 SN74160N A_1 A_3 A_2 个 个 个 个 个 个 个 个 1 1 1 图 3.2.2（2） 3.2.3 译码显示电路译码电路可选用74LS48直接驱动共阴极的半导体数码管。电路图如
9、图 3.2.3。 A B C D BIN RBIN LTN O_A O_B O_C O_D O_E O_F O_G RBON 7448 f 9 g 10 e 1 d 2 K 3 c 4 DP 5 b 6 a 7 K 8 个 个 个 个 个 个 图 3.2.3 数电课程设计 - 6 - 3.2.4 整点报时电路 到了整点的时候，为了提醒用户时间，需要让数字电子钟进行整点报时。整点报时电 路如图 3.2.4所示。 当分秒计数器计至 59分 50秒时，分计数器十位数出为 =0101,个位输 D C B A Q Q Q Q 出 =1001；秒的个位输出为 =0000，从 59分 50秒到 59 D C
10、 B A Q Q Q Q D C B A Q Q Q Q 分 59秒，只有秒个位在计数。这里采用了 74HC30D 芯片实现整点报时。 1 2 3 4 5 6 11 12 8 74HC30D VCC 个 个 个 个 个 个 QC 个 个 个 个 个 个 QA 个 个 个 个 个 个 QD 个 个 个 个 个 个 QA 个 个 个 个 个 个 QC 个 个 个 个 个 个 QA VCC Speaker 个 个 个 个 个 个 图 3.2.4 3.2.5 校正电路 校时电路的作用是当计时器刚接通电源或者时钟走时出现误差时，需要进行时间校准。 电路如图3.2.5所示是实现时、分、秒的校准的电路。 该电路由三级门电路和三个开关组成，分别用以实现对“时” 、 “分” 、 “秒”的校准。 开关选择有
