《数字逻辑数字时钟课程设计报告》由会员分享，可在线阅读，更多相关《数字逻辑数字时钟课程设计报告（18页珍藏版）》请在金锄头文库上搜索。
1、计算机学院数字系统课程设计 1 8 目录 第一章 系统概述.3 1.1 设计题目.3 1.2 系统设计目的和内容.3 1.2.1 设计目的.3 1.2.2 设计要求.3 1.2.3 设计内容和步骤.3 1.3 设计数字钟的可行性分析.3 第二章 设计总体方案.4 2.1 总体方案框图.4 2.2 设计原理.4 2.3 元器件的选择及功能分析.5 2.3.1 选择器件.5 2.3.2 555定时器的应用 .5 2.3.3 74290的应用 .7 2.3.4与门 .8 第三章 功能模块.9 3.1 单元电路的设计.9 3.1.1 秒脉冲发生器.9 3.1.2时间技术单元 .10 3.2总体设计电路
2、图 .12 第四章 EWB24小时计时数字钟仿真结果 .13 4.1使用 EWB作为24小时计时数字钟设计平台.13 4.1.1 EWB 概述及其仿真软件的特点.13 4.1.2 EWB介绍 .14 4.2 EWB24小时计时数字钟基本功能仿真结果 .14 4.3EWB电子钟整体仿真结果 .15 结束语.16计算机学院数字系统课程设计 2 8 参考文献.17 第一章 系统概述计算机学院数字系统课程设计 3 8 1.1 设计题目 课程设计题目：数字钟 1.2 系统设计目的和内容 1.2.1 设计目的 通过本次课程设计，学生学会通过进行查阅资料、方案设计、单元和系统电路设 计、绘图等工作，独立完成
3、本次数字电路系统的设计，提高学生独立分析问题、独立 解决问题、独立动手设计的能力；提高学生在数字电路应用方面的实践技能，培养创 造性思维及综合运用理论知识解决实际问题的能力。 1.2.2 设计要求1.用中小规模集成电路设计并制作一台能显示时、分、秒数字钟2. 由振荡器产生时钟信号。3. 小时计数器用24进制计数器。4. 可以手动校正时间，能分别进行时、分的校正。5. 采用LED显示时、分、秒。 1.2.3 设计内容和步骤 1. 根据选题要求，进行方案比较，画出系统框图，进行初步设计。 2. 设计单元电路，计算参数，选择元器件。 3. 画出系统电路原理图初稿。 4. 利用 EWB 软件组装调试所
4、设计的系统电路，修改设计中的疏漏。 5. 撰写课程设计说明书。 6. 绘制正式的系统电路原理图。 1.3 设计数字钟的可行性分析 选用 EWB 软件，以计算机作为载体。通过使用 EWB 软件，设计实现一个 24小 时计时的数字钟，并实现它的校时功能，通过电路分析，本次试验可用六块 74290芯 片分别实现时 24进制和分秒 60进制，脉冲信号由振荡器产生，方案设计是可行的 第二章 设计总体方案计算机学院数字系统课程设计 4 8 2.1 总体方案框图 图 2.1 总体方案框图 2.2 设计原理 由555定时器构成的振荡器产生稳定的1Hz的脉冲信号，作为标准秒脉冲。秒计 数器计60后向分计数器进位
5、，分计数器计满60后向小时进位，小时计数器设置成24 进制计数器，满24后清零，重新开始计时。计数器的输出直接送到LED显示器。计时 出现误差时可以用校时电路进行校时，校分，校时电路是由一开关接到一个高电位上， 当全按一下开关就传来一个高位脉冲，计数器加一。 2.3 元器件的选择及功能分析 2.3.1 选择器件 本次课程设计所用器件如表 2-1： 计算机学院数字系统课程设计 5 8 名称 数目 脉冲信号发生器 1 十进制加法计数器 6 与门 2 单刀双掷开关 3 表 2-1 本试验所有器材如 2.3.2 555定时器的应用 国产双极型定时器 CB555 电路结构图。它是由比较器 C 1 和 C
6、 2 ，基本 RS 触发器 和集电极开路的放电三极管 T D 三部分组成。V H 是比较器 C1 的输入端，v 12 是比较器 C 2 的输入端。C 1 和 C 2 的参考电压 V R1 和 V R2 由 V CC 经三个五千欧电阻分压给出。在控制电压输入端 V CO 悬空时， V R1 =2/3V CC ,V R2 =1/3V CC 。如果 V CO 外接固定电压，则 V R1 =V CO ,V R2 =1/2V CO . R D 是置零输入端。只要在 R D 端加上低电平，输出端 v 0 便立即被置成低电平，不 受其他输入端状态的影响。正常工作时必须使 R D 处于高电平。下图为 EWB
7、软件 555 定时器逻辑符号图： 图 2.2 555定时器逻辑符号 555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以 方便地构成脉冲产生和整形电路。计算机学院数字系统课程设计 6 8图2.3 555定时器内部结构图 1. 555集成定时器由五个部分组成。 基本 RS 触发器：由两个“与非”门组成 比较器：C1、C2 是两个电压比较器 分压器：阻值均为 5千欧的电阻串联起来构成分压器，为比较器 C1 和 C2 提供参考 电压。 晶体管开关和输出缓冲器：晶体管 VT 构成开关，其状态受 Q 端控制。输出缓冲器 就是接在输出端的反相器 G3，其作用是提高定时器的带负载能力和隔离负
8、载对定时 器的影响。 2. 基本功能： 当 0 R 时， 0 R ，输出电压 OL o V V 为低电平，VT 饱和导通。 当 1 R 时， CC TH V V 3 2 时， CC TR V V 3 1 时，C1 输出低电平，C2 输出高电平， 1 Q ，Q0， OL o V v ， D T 饱和导通。 当 1 R 、 CC TH V V 3 2 、 CC TR V V 3 1 时，C1、C2 输出均为高电平，基本 RS 触发器 保持原来状态不变，因此 o v 、VT 也保持原来状态不变。 当 1 R 、 CC TH V V 3 2 、 CC TR V V 3 1 时，C1 输出高电平，C2
9、输出低电平， 0 Q ，Q1 OH o V v ，VT 截止。表22 555定时器逻辑功能表 555定时器功能表 输 入 输 出 阈值输入(v I1 ) 触发输入(v I2 ) 复位( ) 输出( ) 放电管T 0 0 导通 1 1 截止计算机学院数字系统课程设计 7 8 1 0 导通 1 不变 不变 2.3.3 74290芯片的功能及应用 74290由两个计数器组成，一个是FF 0 构成的一位二进制计数器，另一个是 FF 1 ,FF 2 ,FF 3 构成的五进制计数器。它们独立使用时，分别是二进制计数器和五进制 计数器。当计数脉冲CP冲CP 1 端输入，Q 0 接到CP 2 端，Q 3 ,Q
10、 2 ,Q 1 ,Q 0 为计数器输出时， 构成8421编码的十进制加法计数器。而计数脉冲CP从CP 2 端输入，Q 3 接到CP 1 端， Q 3 ,Q 2 ,Q 1 ,Q 0 为计数器输出时，则构成5421编码的十进制加法计数器。74290功能如 表23所示。 表23 74290功能表 由其功能表看出，当 R 0(1) 和 R 0(2) 为两个置 0输入端，R 0(1) 和 R 0(2) 全为 1时，将 计数器置成 0000，S 9(1) 和 S9 (2) 为置 9输入端，S 9(1) 和 S9 (2) 全为 1时，将计数器置成 1001。 图 2.4 74290的逻辑符号 计算机学院数字系统课程设计 2 8 图 2.5 74290输出真表 2.3.4与门真值表如下表 25所示： A B F 0 0 0 1 1 0 1 1 O 1 1 1 图 2.9 逻辑符号 逻辑功能描述如下：其中A、B为输入端，Y为输出端。当输入端A=0，B=0时，输出端Y为低电平，即Y=0；当输入端A=0，B=1时，输出端Y为高电平，即Y=1；当输入端A=1，B=0时，输出端Y为高电平，即Y=1；当输入端A=1，B=1时，输出端Y为高电平，即Y=1；即两个输入端A、B的输入电平只要有一个是低电平0，输出端Y就为低电平0；只 要
