《计算机组成原理课后习题讲解.》由会员分享，可在线阅读，更多相关《计算机组成原理课后习题讲解.（97页珍藏版）》请在金锄头文库上搜索。
1、课后习题解答 2011-2012-2 计算机组成与结构 第一章 计算机系统概论 Chp1 计算机系统概论 【1.2】计算机硬件由哪几部分组成？各部分的作用 是什么？各部分之间怎样联系的？ 解答: 计算机硬件包括运算器、控制器、存储器、 输入输出设备五个部分。运算器对数据进行算术 和逻辑运算；控制器发布控制信号，指挥各部件 协同工作，实现计算机本身运行过程的自动化； 存储器保存程序和数据；输入输出设备完成系统 和外界设备的信息交换。各部分通过总线联系。 P22 Chp1 计算机系统概论 【1.9】冯诺依曼结构的特点是什么？ 解答: 冯诺依曼结构特点如下： 1、计算机由运算器、控制器、存储器、输入
2、设备和 输出设备五部分组成。 2、采用存储程序的方式，程序和数据放在同一存储 器中。 3、数据以二进制码表示。 4、指令由操作码和地址码组成。 5、指令在存储器中按执行顺序存放。 6、机器以运算器为中心，数据传送都经过运算器。 P23 第三章 运算方法和运算部件 Chp3 运算方法和运算部件 【3.8】十进制数X=(+128.75)2-10 P112 (1) 若(Y)2 = (X)10，用定点数表示Y的值。 (2) 设用21个二进制位表示浮点数，阶码用5位，其中 阶符1位；尾数用16位，其中符号用1位，阶码的基数 为2，写出阶码和尾数均用原码表示的Y的机器数。 (3) 写出阶码和尾数均用反码表
3、示Y的机器数。 (4) 写出阶码和尾数均用补码表示Y的机器数。 Chp3 运算方法和运算部件 解答： (1) X= (+128.75)2-10转二进制： 整数部分：128 = 27即(10000000)2； 小数部分：0.75乘2取整得(0.11)2； 最终，Y= (10000000.11)22-10 = (0.0010000000.11)2 (2) 100000001100000100100 1 b 5 b 15 b 21b 原码表示：0 10010 100000001100000 (3) 反码表示：0 11101 100000001100000 (4) 补码表示：0 11110 10000
4、0001100000 Chp3 运算方法和运算部件 【3.18】用原码一位乘计算X= 0.1101， Y= - 0.1011 的积X*Y。 P113 解答：X原= 0.1101；Y原= 0.1011 部分积单元乘数单元 0 0.0 0 0 0 1 0 1 1 + 0 0.1 1 0 1 0 0.1 1 0 1 0 0.0 1 1 0 1 1 0 1 + 0 0.1 1 0 1 0 1.0 0 1 1 0 0.1 0 0 1 1 1 1 0 + 0 0.0 0 0 0 部分积单元乘数单元 0 0.1 0 0 1 0 0.0 1 0 0 1 1 1 1 + 0 0.1 1 0 1 0 1.0 0
5、0 1 0 0.1 0 0 0 1 1 1 1 XY = 1.10001111 Chp3 运算方法和运算部件 【3.24】用原码两位乘法求X*Y。已知 X= 0.1011，Y= 0.1101 。 P113 解答：X原= 0.1011；Y原= 0.1101； -X补= 1.0101 XY = 0.10001111 1 1 1. 1 1 0 1 1 1 1 1 1 + 0 0 0. 1 0 1 1 0 0 0. 1 0 0 0 1 1 1 1 0 部分积单元乘数单元 0 0 0. 0 0 0 0 1 1 0 1 0 + 0 0 0. 1 0 1 1 0 0 0. 1 0 1 1 0 0 0. 0
6、0 1 0 1 1 1 1 0 + 1 1 1. 0 1 0 1 1 1 1. 0 1 1 1 欠位部分积单元乘数单元欠位 Chp3 运算方法和运算部件 【3.30】设有16个信息位，如果采用海明校验，至少 需要设置多少个校验位？应放在哪些位置上？若校验 结果为 S6S5S4S3S2S1 = 110010，分析出错情况，并说 明如何纠错？ P114 解答： 2r-1 k + r r = 6 数据 16位：D16 D1； 校验 6位：P6 P1； 海明码 22位：H22 H1. Chp3 运算方法和运算部件 校验位位置： Pi 2 i-1 H13H12H11H10H9H8H7H6H5H4H3H2
7、H1 P4P3P2 P1 - H22H21H20H19H18H17H16H15H14 P6P5 海明码排序： H13H12H11H10H9H8H7H6H5H4H3H2H1 D9D8D7D6D5 P4D4D3D2P3D1P2P1 - H22H21H20H19H18H17H16H15H14 - P6D16D15D14D13D12P5D11D10 Chp3 运算方法和运算部件 校验位对应： 海明码数据/校验校验位号 H1P11 H2P22 H3D11+2 H4P34 H5D21+4 H6D32+4 H7D41+2+4 H8P48 H9D51+8 H10D62+8 海明码数据/校验校验位号 H11D7
8、1+2+8 H12D84+8 H13D91+4+8 H14D102+4+8 H15D111+2+4+8 H16P516 H17D121+16 H18D132+16 H19D141+2+16 H20D154+16 H21D161+4+16 H22P622 Chp3 运算方法和运算部件 分组偶校验： 组号偶校验结 果 1S1=P1D1D2D4D5D7 D9 D11 D12 D14 D16 2S2=P2D1D3D4D6D7 D10 D11 D13 D14 3S3=P3D2D3D4D8 D9 D10 D11 D15 D16 4S4=P4D5D6D7D8 D9 D10 D11 5S5=P5 D12 D1
9、3 D14 D15 D16 6S6=P6 P5P4P3P2P1 D16 D15 D14 D13 D12 D11 D10 D9 D8D7D6D5D4 D3D2D1 Chp3 运算方法和运算部件 S6 S5 S4 S3 S2 S1 = 1 1 0 0 1 0 P5 D12 D13 D14 D15 D16 P2 D1 D3 D4 D6 D7 D10 D11 D13 D14 出错数据位： D13 Chp3 运算方法和运算部件 校验纠错电路： Chp3 运算方法和运算部件 【3.35】（补充题）对4位有效信息（1100）求循环 校验码，选择生成多项式G(x)=x3+x2+1。若接收到的 有效数据为110
10、1，说明CRC是如何查错和纠错的？ P114 解答： M(x)=1100 M(x)x3=1100000 G(x) =1101 M(x)x3/G(x) =1001+101/1101 循环校验码：M(x)x3 + R(x) =1100101 Chp3 运算方法和运算部件 出错模式(G(x)=1101)： A1A2A3A4A5A6A7余数出错位 正确1100101000 错误1100100001A7 1100111010A6 1100001100A5 1101101101A4 1110101111A3 1000101011A2 0100101110A1 Chp3 运算方法和运算部件 查错与纠错： (
11、1) 假设只有一位出错，则错误的CRC码为1101101， 系统做如下处理： 1101101/1101=101，查到为A4位出错； CRC码循环左移，同时余数做如下变化： 101111011110，共移3次； A1位与1异或； CRC码继续循环左移，同时余数做如下变化： 110001010100101，共移4次，得到正确码。 Chp3 运算方法和运算部件 (2) 不限出错位数，则4位的G(X)只能实现差错，但 无法纠错。 若余数为000，则CRC码正确。 若余数不为000，则CRC码错误。 3位余数只剩7个不同组合，而出错情况多达98种。 无法区分出错的情况，也即无法纠错。 第四章 主存储器
12、Chp4 主存储器 【4.5】有一个512K16的存储器，由64K1的RAM 芯片组成（芯片内是4个128128结构），问： P136 (1) 总共需要多少个RAM芯片？ (2) 采用分散刷新方式，如单元刷新间隔不超过2ms， 则刷新信号的周期是多少？ (3) 如果采用集中式刷新方式，设读/写周期T=0.1us， 储存器刷新一遍最少用多少时间？ Chp4 主存储器 解：(1) 总共需要512K16/ 64K1 = 128片。 (2) 刷新中的几个时间概念：刷新周期、集中式刷新 的刷新时间、刷新信号周期、读写周期。 分散（非集中）刷新包括分散式刷新和分布式刷 新两种情况。 Chp4 主存储器 分
13、散式刷新： 刷新信号周期 = 等于读写周期； 刷新周期 = 阵列行数 读写周期=128读写周期； W/R REF W/R REF W/R REF Chp4 主存储器 分布式刷新： 刷新信号周期=刷新周期/阵列行数=2ms/12815.6us 阵列128行即128段，每段末尾占用一个读写周期 对该行进行刷新。 综合分散与分布得到信号周期15.6us Chp4 主存储器 集中式刷新： 刷新信号周期=读写周期； 刷新时间=阵列行数读写周期= 1280.1us=12.8us； 刷新周期=读写时间+刷新时间。 tCtCtCtCtC tCtC Chp4 主存储器 【4.6】机器有一个地址空间为0000H1
14、FFFH的 ROM区域，现在再用RAM芯片（8K4）形成一个 16K8的RAM区域，起始地址为2000H，假设RAM 芯片有CS和WE信号控制端，CPU地址总线为 A15A0，数据总线为D7D0，控制信号为R/W， MREQ。要求画出逻辑图。 P136 Chp4 主存储器 解：数据总线D7D0 储存区域数据宽度为8； ROM：0000H1FFFH 单元数：213 = 8K 容量：8K8； RAM：容量：16K8 需要4片8K4芯片进行综 合扩展； 地址分配：片内A12A0，片选A15A13 ROM：地址范围： 0000H1FFFH RAM(12#) ：地址范围： 2000H3FFFH RAM(34#) ：地址范围： 4000H5FFFH Chp4 主存储器 片选方式： 方式一： A15A13接3:8译码器输入。 方式二： A14、A13接2:4译码器输入，A15接地。 方式三： A15A13分别接每组芯片的CS端，此 种方式会造成地址不连续。 作图：参见 P440 （方式一）。 Chp4 主存储器 Chp4 主存储器 【4.12】设某主存储器访问一次存储器的时间如下： 传送地址1个时钟周期，读/写4个时钟周期，数据传 送1个时钟周期，采用下述3种主
