《深亚微米 cmos 工艺下模拟集成电路的数字增强技术研究》由会员分享，可在线阅读，更多相关《深亚微米 cmos 工艺下模拟集成电路的数字增强技术研究（142页珍藏版）》请在金锄头文库上搜索。
1、中国科学技术大学 博士学位论文 深亚微米 CMOS 工艺下模拟集成电路的数字增强技术研究 姓名：李浩 申请学位级别：博士 专业：物理电子学 指导教师：安琪 20100504 摘 要 I 摘 要 摘 要 随着 CMOS 工艺中器件尺寸的不断缩小，精确的或者说高线性的模拟/射频 电路面临着越来越多的设计困难，这主要是由晶体管本征增益的降低和可用电 压空间的减小导致的。为了缓解上述的设计难题，提高模拟电路的性能，如线 性度、带宽、功耗等等，近年来，一种数字增强技术开始引起人们的关注。这 项技术是利用数字信号处理来提升模拟电路的性能，特别是线性度。从本质上 讲，它将设计的复杂度从模拟/射频领域搬移到了
2、数字领域，因此会从 CMOS 工 艺的不断进步中获益，如功耗和成本的降低。 针对这个趋势，本论文对深亚微米 CMOS 工艺下模拟集成电路的数字增强 技术进行了深入的研究，系统的阐述了数字增强技术的概念、特征、以及一般 性的设计方法。随后，利用两个具有代表性的设计实例来进一步对数字增强技 术进行论证。 第一个实例是一个使用数字预失真技术的集成 CMOS 射频功率放大器。其 中我们发展了一种新型的、基于多层查找表的、快速收敛的预失真算法，以及 一种自适应的环路延时补偿策略。另外，我们研制了一个面向 WLAN 应用的使 用数字增强技术的射频发射机原型，其中的数字预失真器不仅修正功率放大器 的非线性，
3、而且还补偿发射机中其他的非理想性，如基带模拟路径的非线性， 正交调制器的失配，非平坦的频率响应等等。测试结果表明数字增强技术可以 显著的改善发射机的线性度，同时又能够保持较高的功率效率。 第二个实例是流水线 ADC 的数字后台校正技术。我们提出了一种新的基于 虚拟通道的数字校正算法，这个算法全自适应，收敛速度快，可以补偿流水线 ADC 中由于电容失配、有限放大器开环增益，以及放大器的谐波失真导致的非 线性。而且该算法只需对 ADC 的第一级进行很小的改动，不会增加制造成本和 功耗。行为级仿真和初步的电路级仿真的结果表明该算法对纳米级（65nm） CMOS 工艺下的流水线 ADC的线性度有显著的
4、改善。 最后，本论文对数字增强技术在实际应用着所面临的一些问题进行了扼要 讨论，并展望了这项技术的前景。 关键词：关键词：数字增强技术 数字预失真技术 数字校正技术 流水线 ADC 自适应滤波器 功率放大器 射频发射机 Abstract III ABSTRACT As the CMOS technology keeps scaling down, more and more design difficulties are raised for precise or highly linear analog/RF circuits, mostly due to the decreasing tr
5、ansistor intrinsic gain and the shrinking voltage headroom. In order to release such design headache and improve the circuits performance, like linearity, bandwidth, power consumption and so on, a digital enhancement technique is adopted in recent years, which utilizes digital signal processing to b
6、oost the linearity. This approach helps to move the design difficulties from analog/RF domain into digital domain, therefore benefiting from the technology downscaling, in terms of fabrication cost and power consumption. In this thesis, the digital enhancement technique for analog circuits in deep s
7、ub-micron CMOS process is further exploited. As a background survey, the impacts of CMOS technology downscaling to digital, analog and RF circuits are described in details. Then both conceptual insight and generic design methodology of the digital enhancement technique are systematically discussed.
8、Thereafter, two examples following the proposed design methodology are presented, demonstrating the advantages of the digital enhancement technique. The first example is an integrated CMOS RF power amplifier utilizing digital predistortion for linearization. A novel multi-level look-up table based p
9、redistortion algorithm with fast adaptation and loop delay compensation is proposed. Furthermore a WLAN transmitter prototype utilizing digital enhancement technique are developed, where besides the PA nonliearity, the digital predistortor are also dealing with other transmitter impairments, such as
10、 analog baseband nonlinearity, quadurature modulator imbalance, non-flat frequency response and etc. The experimental results illustrates that digital enhancement technique helps to boost the transmitter linearity while maintaining high power efficiency. The second example is the digital background
11、calibration for pipelined ADC, where a new, virtual-channel based calibration algorithm is developed. This calibration scheme can compensate the pipelined ADC nonlinearity caused by capacitor mismatch, finite amplifier open loop gain, and harmonic distortion, without obvious cost and power consumpti
12、on penalty. Both behavior-level simulation and Abstract IV preliminary circuit-level simulation results are shown, justifying the effectiveness of the proposed ADC calibration algorithm. Lastly, several practical issues related to digital enhancement technique are summarized, and the future developi
13、ng trend is also investigated. Key Words：Digital enhancement technique Digital predistortion Digital calibration Pipelined ADC Adaptive filter Power amplifier RF transmitter 中国科学技术大学学位论文原创性声明 本人声明所呈交的学位论文,是本人在导师指导下进行研究工作所取得的 成果。除已特别加以标注和致谢的地方外，论文中不包含任何他人已经发表或 撰写过的研究成果。与我一同工作的同志对本研究所做的贡献均已在论文中作 了明确的说
14、明。 作者签名：_ 签字日期：_ 中国科学技术大学学位论文授权使用声明 作为申请学位的条件之一，学位论文著作权拥有者授权中国科学技术大学 拥有学位论文的部分使用权，即：学校有权按有关规定向国家有关部门或机构 送交论文的复印件和电子版，允许论文被查阅和借阅，可以将学位论文编入有 关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论 文。本人提交的电子文档的内容和纸质论文的内容相一致。 保密的学位论文在解密后也遵守此规定。 公开 保密（_年） 作者签名：_ 导师签名：_ 签字日期：_ 签字日期：_ 第 1 章 绪论 1 第1章 绪论 第1章 绪论 1.1 CMOS 工艺简介及演进状
15、况 集成电路（IC）的想法最早是由德州仪器公司（TI）研究员 Jack Kilby 和 仙童半导体公司（Fairchild Semiconductor）的 Robert Noyce 各自独立提出的。 这个想法是把多个电子学器件，例如晶体管、电阻、电容等都集成在一个半导 体衬底上。最初的电路设计者多采用双极性晶体管（BJT）来制造诸如运算放 大器、TTL 逻辑门之类的集成电路，但随后人们逐渐认识到把大量的 BJT 晶体 管集成在单个芯片上越来越困难， 因为单个晶体管的功耗很大，产生的热量无 法快速的耗散掉，会导致电路性能受到影响甚至损坏。到了 1967 年，仙童半导 体公司的 Frank Wan
16、lass 发明了互补型金属氧化物半导体（CMOS），并在同年 为其申请了专利。与 BJT 晶体管不同，CMOS 晶体管只在导通或关断的瞬间有 电流流过，因此它的静态功耗非常低。这种特性使得 CMOS 工艺更适合于高集 成度，高复杂度的大规模逻辑电路。并且，相比于 BJT 工艺和砷化镓（GaAs） 工艺，随着技术的进步，CMOS 器件的尺寸更容易被缩小（downscaling），从 而提高电路的集成度，降低生产成本。 从上世纪 80 年代开始，CMOS 电路得到了飞速的发展，在数字集成电路领 域已经居于绝对统治地位，占据了集成电路市场 90%以上的份额。这主要归因 于 CMOS 工艺在芯片面积、器件速度、电路功耗和制造成本上优异的综合特 性，并且这种优势会随着工艺尺寸的进一步缩小而凸现的更为明显。总体而 言，CMOS 工艺的出现不仅使大规模乃至超大规模的电路集成成为可能，而且
