《微型计算机存储系统结构》由会员分享，可在线阅读，更多相关《微型计算机存储系统结构（12页珍藏版）》请在金锄头文库上搜索。
1、 第五章第五章 微型微型计算机存算机存储系系统结构构主要内容半半导体存体存储器的分器的分类随机存取存随机存取存储器器只只读存存储器器CPU与存与存储器的器的连接接微机中存微机中存储系系统的的结构构半半导导体体存存储储器器的的分分类类随机存取存随机存取存储器器读写存写存储器器随随机机存存取取存存储储器器静静态RAMRAM（SRAM)SRAM)典型的静态RAMRAM芯片 61166116（2 2KBKB8 8位）、位）、62646264（8 8KBKB8 8位）、位）、6225662256（3232KBKB8 8位）、位）、628128628128（128128KBKB8 8位）位）等。等。动态R
2、AMRAM（DRAM)DRAM) 随随机机存存取取存存储储器器动态RAMRAM（DRAM)DRAM)vv单单管管管管动态动态存存存存储电储电路路路路vv动态动态RAMRAM的刷新的刷新的刷新的刷新 为为保持保持保持保持电电容中的容中的容中的容中的电电荷不荷不荷不荷不丢丢失，必失，必失，必失，必须对动态须对动态RAMRAM不断不断不断不断进进行行行行读读出和再写入出和再写入出和再写入出和再写入 只只读读存存储储器器掩膜式ROM可编程的ROM可擦除可编程的ROM（EPROM）闪速存储器（Flash Memory）CPCPU U与与存存储储器器的的连连接接存储器地址分配和译码vv地址译码器74LS1
3、38 74LS138有三条控制线G1， ， ，只有当G1等于1，等于0，等于0时，三八译码器才能工作，否则译码器输出全为高电平。输出信号Y0Y7是低电平有效的信号，对应于的任何一种组合输入，其个输出端中只有一个是，其他个输出均为。 CPCPU U与与存存储储器器的的连连接接vv存储器容量扩充技术位位扩扩充充当当实际实际存存储储芯片每个芯片每个单单元的位数和系元的位数和系统统需要内存需要内存单单元字元字长长不等不等时时采用的方法。采用的方法。 字字扩扩充充当存当存储储芯片上每个存芯片上每个存储单储单元的字元的字长长已已满满足要求，但存足要求，但存储单储单元的个数不元的个数不够够，需要，需要增加的
4、是存增加的是存储单储单元的数量，就称元的数量，就称为为字字扩扩展。展。 字位字位扩扩充充需要同需要同时进时进行位行位扩扩充和字充和字扩扩充才能充才能满满足系足系统统存存储储容量需求的方法称容量需求的方法称为为字位字位扩扩充。充。 CPCPU U与与存存储储器器的的连连接接vv存储器芯片片选端的处理线选法地址的高位直接作为各个芯片的片选信号，在寻址时只有一位有效来使片选信号有效的方法称为线选法。部分译码法用部分高位地址进行译码产生片选信号。完全译码法全部高位地址译码产生片选信号。 存存储储系系统统IBM PC/XT的存储系统 IBM PC/XT 采用Intel8086/8088微处理器，其地址为
5、20位，寻址范围为1MB，其物理地址范围为00000HFFFFFH。通常1MB空间分为3个区，即RAM区、保留区和ROM区。n n80x86扩展存储器 高高端端内内存存区区（HMA HMA High High Memory Memory AreaArea）。它它是是10241024KBKB至至10881088KBKB之之间间的的6464KBKB内内存存，称称为为高高端端内内存存区区，其其地地址址为为100000100000H H10FFEFH10FFEFH或或以以上上 存存储储系系统统扩扩展展内内存存块块（EMBEMBExtended Extended Memory Memory BlockB
6、lock）是是指指lMBlMB以以上上的的内内存存空空间间，其其地地址址是是从从100000100000H H开开始始，连连续续不不断断向向上上扩扩展展的的内内存存，所所以以把把这这种种内存称内存称为为EMBEMB（Extended Memory BlockExtended Memory Block） 扩扩充内存充内存（EMSEMS Expanded Memory Expanded Memory SpecificationSpecification）扩扩充内存是利用充内存是利用1 1MBMB内存中内存中6464KBKB的内存区，此内存区的内存区，此内存区为连续为连续的的4 4页页，每，每页为页为1616KBKB的的实际页实际页内存，它内存，它们们映射（映射（Memory Memory MappingMapping）到到EMSEMS卡上广大空卡上广大空间间的的逻辑页逻辑页内存，内存，版本版本驱动驱动程序其映射的内存区程序其映射的内存区为为1 1MBMB内任意大内任意大小的内存，映射的小的内存，映射的扩扩充内存空充内存空间为间为3232MB MB 存存储储系系统统高速缓冲存储器（Cache） 实现方式：在CPU和存储器之间放置高速缓冲存储器，组成由高速缓冲存储器和主存构成一个“两级”的存储系统。
