实验一、TTL 逻辑门的逻辑功能及主要参数的测试一、实验目的1， 掌握 TTL 与非门主要参的测试方法；2， 掌握 TTL 与非门传输特性的测试方法；二、实验仪器1，数字实验装置2，示波器3，数字毫伏表4，uA 电流表5，74LS00一台；一台；一只；一只；一片；三、实验原理 （一）、与非门逻辑功能 二输入端 F=AB 四输入端 F=ABCD （二）、TTL 与非门主要参数 1， 空载导通电源电流 IE1； IE1 是与非门处于开启状态下流过电源的电流，其大小标志着开态门功耗 P1 的大小，P1=Vcc IE1一般指标：IE1≤10mA） 2， 空载截止电源电流 IE2； IE2 是与非门处于关闭状态下流过电源的电流，其关闭门的功耗 P2=VccIE2，与非门静态功耗：P=（P1+P2）/2一般指标：IE2≤5mA） 3， 输入短路电流 Iis： 输入短路电流 Iis 是被测输入端接，其余输入端悬空时，灌进前级门的负载电流，，Iis 太大将影响前级门的扇出系数（一般指标：Iis≤1.5mA） 4， 输入漏电流 IiH 是寄生晶体管效应产生的输入电流。
（一般指标：IiH≤70mA） 5， 输出高电平 VOH； 输出高电平是电路的关态输出电平，即电路输入端有一个以上低电平时的输出值（一般指标：VOH≥3.2V） 6， 输出低电平 VOL； 输出低电平是电路的开态输出电平，即所有输入端接高电平时的输出电平值，（一般指标：VOL≤0.35V） 7， 开门电平 VON； 开门电平 VON 是指输出为额定低电平时的最小输入电平 （一般指标：VOL≤1.8V）1-8， 关门电平 VOFF；开门电平 VOFF 是指输出为额定高电平的 90%时的输入电平一般指标：VOFF≥0.8V）9， 扇出系数 N；扇出系数 N 是指电路在正常工作条件下带同类门的个数，它反映了门电路带负载的能力N=IL/Iis；其中 IL：门电路开态时的负载电流，Iis：输入短路电流，（一般指标：N≥8）10，平均延迟时间 tpd；平均延迟时间 tpd 是衡量门电路开关速度的参数，tpd=(tp1+tp2)/2，其中，tp1：导通延迟时间，tp2：延迟时间，（tpd≤30ns）四、实验内容（一）、与非门的逻辑功能测试；采用二输入与非门 74LS00 进行逻辑功能测试。
测试结果填入表 1-1二）、与非门主要参数测试：电源电压 VCC=5V1，空载导通电源电流 IE1： (1)测试条件：输入端全部悬空，输出端空载 (2)测试电路如图 1-1； 表 1-1ABY 图 1-12，空载截止电源电流 IE2： (1)测试条件：任一输入端低电平（0）输出悬空 (2)测试电路如图 1-2；图 1-2-2-3，输入短路电流 Iis： (1)测试条件：被测输入端通过电流表接地，其余输入端和输出端 悬空 (2)测试电路如图 1-3；图 1-34,输入端漏电流 IiH： (1)测试条件：被测输入端通过电流表接 VCC，其余输入端接地 (2)测试电路如图 1-4；图 1-45， 输出高电平 VOH，输出低电平 VOL ，开门电平 VON 与关门电平 VOFF 的 测试： （1）测试条件：测空载传输特性：输出空载，任一输入端接可调 电压，其余输入端悬空 （2）测试电路如图 1-5，利用 10K 电位器调节输入电压值实测 电压传输特性曲线，并从曲线上读出 VOH、VOL、VON、VOFF，实测 数据填入表 1-2 中。
图 1-5-3-表 1-2Vi（V） 0.3Vo（V）6， 扇出系数 N： （1）测试条件：所有输入端悬空 （2）测试电路如图 1-6；0.51.01.11.21.31.41.52.0图 1-67， 平均传输延迟时间 tpd： 将 74LS00 其中三个与非门按下图连接构成环形振荡器图 1-7 该振荡器输出脉冲周期 T=2（tpd1+tpd2+tpd3），tpd1=tpd2=tpd3，tpd=t/6，t=1/f，用频率计或示波器测量其振荡器的频率 f，由此计算 tpd五、 实验报告要求1， 整理实验数据，分析实验结果2， 列出二输入与非门的真值表3， 画出所测与非门的电压传输特性曲线4， 根据实验测得的 IE1、IE2，计算与非门的静态平均功耗4-实验二、CMOS 集成逻辑门的测试一、实验目的1， 了解和掌握 CMOS 集成逻辑门的特点及使用规则；2， 验证 CMOS 门电路的功能二、实验仪器1，万用表2，74LS00、74LS021只各一片三、预习要求 如用发光二极管指示 CMOS 电路的输出状态（发光二极管的工作电流I=10mA，管压降 V≈1.8V），电路应如何连接？四、CMOS 逻辑门的特点与使用规则1，主要特点 （1）微功耗，一个单门功耗仅为 0.01~0.1uw； （2）电源适应范围宽 3~8V； （3）输出摆幅大，接近于 VDD； （4）输入阻抗大，其值为 10~Ω； （5）扇出系数大，可达 50 左右；2，使用规则 （1）输入端 a， 不使用的输入端不能悬空，应根据逻辑关系或接 VDD 或接 VSS； b， CMOS 集成电路在未接电源 VDD 之前，不允许输入信号； c， 输入时钟脉冲，前后沿通常在 5~10ns 内。
（2）输出端 d， 输出端不允许直接接 VDD 或 VSS； e， 一般情况下不允许输出端并联 （3）实验时，先加 VDD，后加输入信号；断开时，先撤去输入信号，后去掉 VDD； （4）VDD 与 VSS 绝对不允许接反，加电前先把测试电路与电源线接好五、实验内容1， 集成块在接通电源前要把电源电压调到+5V2， 在集成电路接通电源前，要注意 CMOS 门电路中不用的输入端不能-5-悬空，应根据不同的逻辑要求，分别接 VSS 或通过几十 KΩ~几百 KΩ的电阻接到 VDD 或与旁边的输入端一起并用3，用万用表测试与非门 74LS00 的输出高电平或低电平；4，验证或非门 74LS02 的逻辑功能，按表 2-1 表 2-1A0011B0101F5，利用现有的组件，组成具有如下表达式的逻辑功能的电路 Y=A⊙B； Y=AB+C； a，出逻辑电路图； b，列出真值表； c，进行测试，把输出值填入真值表中六、实验报告1，整理实验数据；2，整理 CMOS 组件与一般 TTL 组件各有什么特点；3，使用 CMOS 组件时，应注意哪些？-6-实验三、门电路逻辑功能实验—、实验目的 1， 熟悉门电路逻辑功能。
2， 熟悉数字电路学习机及示波器使用方法二、实验仪器及材抖l.，双踪示波器2，万用表3，器件 74LS00 74LS20 74LS86 74LS04一台一台二输入端四与非门四输入端双与非门二输入端四异或门六反相器2片l片l片l片三、预习要求1，门电路工作原理及相应逻辑表达式2，熟悉所用集成电路的引线位置及各引线用途3， 了解双踪示波器使用方法四、实验内容 实验前按学习机使用说明先检查学习机电源是否正常然后选择实验用的集成电路按自己设计的实验接线图连线，特别注意 Vcc 及地线不能接错线接好后经实验指导教师检查无误方可通电实验实验中改动接线须先断开电源，接好线后再通电实验1，测试门电路逻辑功能（1） 选用双四输入与非门 74LS20 一只，插入实验板，按图 3-1 接线， 输入端接 K1～K4 (电平开关输出插口)，输出端接电平显示发光 二极管（L1~L16 中任意一个）图 3-1-7- （2）将电平开关按表 3-1 置位，分别测输出电压及逻辑状态表 3-1输入1HLLLL2HHLLL3HHHLL4HHHHLY输出电压2，异或门逻辑功能测试 (1)选二输入四异或门电路 74LS86，按图 3-2 接线，输入端 l、2、4、５接 电平开关，输出端 A、B、Y 接电平显示发光二极管。
(2)将电平开关按表 3-2 置位，将结果填入表中图 3-2表 3-2输入ALLHLHHHHHHLHLLLLLLHLHHLHB输出YY 电压（V）3，逻辑电路的逻辑关系 （l） 74LS00、用按图 3-3， 接线，3-4将输入输出逻辑关系分别填入表 3-3、表 3-4 中,-8-图 3-3表 3-3输入ALLHHBLHLH输出Y图 3-4表 3-4输入ALLHHBLHLHY输出Z(2)写出上面两个电路逻辑表达式４，逻辑门传输延迟时间的测量 用六反相器(非门)按图 3-5 接线，输入 100ＫＨｚ连续脉冲，用双踪示波器测输入、输出相位差计算每个门的平均传输延迟时间的ｔｐd 值9-图 3-55，利用与非门控制输出 用一片 74LS00 按图 3-6 接线，S 接任一电平开关，用示波器观察 S 对输出脉冲的控制作用6，用与非门组成其它门电路并测试验证 （1）组成或非门 用一片二输入端四与非门组成或非门 Y=A＋B=A·B=画出电路图，测试并填表 3-５表 3-5输入ALLHH表 3-6输入ALLHHBLHLH输出YBLHLH输出Y- 10 -（2）组成异或门（a）将异或门表达式转化为与非门表达式。
b）画出逻辑电路图（c）测试并填表 3-6五、 实验报告六、 l、按各步骤要求填表并画逻辑图2、回答问题： （1）怎样判断门电路逻辑功能是否正常? （2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过? 什么状态时禁止脉冲通过? （3）异或门又称可控反相门，为什么?- 11 -实验四、编码器、译码器、数据选择器和数值比较器一、实验目的 1、熟悉常用组合逻辑器件，并测试其逻辑功能 2、了解集成译码器应用 3、掌握用逻辑门实现不同的组合逻辑电路二、实验仪器及材料l、双踪示波器2、器件 74LSl392—。