《09年数字逻辑期末试卷A卷试题及答案》由会员分享，可在线阅读，更多相关《09年数字逻辑期末试卷A卷试题及答案（8页珍藏版）》请在金锄头文库上搜索。
1、华东师范大学期末试卷(A）09210学年第 一学期课程名称:_数字逻辑_ 学生姓名：_ 学 号：_专 业:_ 年级/班级：_课程性质：公共必修、公共选修、专业必修、专业选修一二三四五六七八总分阅卷人签名一、填空题 (20分,每空分）1. (4.）10 =( ()1100.00）8421CD =( () 1000.)2=（ （）22.8）。2. 的对偶式为_(）Y。3. 在数字系统中，要实现线与功能可选用_（5)OC/D 门;要实现总线结构可选用_(6）传输门。4. 化简F（A,B,C,D）=m（3,5,6,7,)+d（0，1，,8）可得 (7) FA+D 。5. 已知某左移寄存器,现态为011
2、0，若空位补0,则次态为 （8)1001。6. 二进制数（- 1010)2的反码和补码分别为 (9)0101 和 (10)101010 。二、 选择题 (2分，每题2分）1. 在下列逻辑部件中.不属于组合逻辑部件的是D。译码器B.编码器 C全加器 .寄存器2. 逻辑表达式ABC =B。A.+C B.（A)(AC） C.AB+BC DBC3. 能得出XY的是CXYZ BXZ=YZ C.Z=Y+Z且=Y D.以上都不能4. 为将D触发器转换为T触发器，图中所示电路的虚框内应是_。A同或门B.异或门 与非门D或非门5. 设A1、A2、A3为三个信号,则逻辑函数 C 能检测出这三个信号中是否含有奇数个
3、高电平。A.1A2A3B.+A2+AC.A1A2A3 DA1+A2A36. 以下说法正确的是 CA TL门电路和CMS门电路的输入端都可以悬空B 门电路和MOS门电路的输入端都不可以悬空C TTL门电路的输入端可以悬空,而CMOS门电路的输入端不可以悬空D TTL门电路的输入端悬空时相当于接高电平,CMOS门电路的输入端悬空时相当于接低电平。7. 除J触发器外, B也可实现翻转功能A.触发器 B. T触发器 D. SR触发器 C SR锁存器8. 触发器是时序逻辑电路的基本逻辑单元A.计数器B.门电路C.寄存器 D触发器9. 为了能使用数字电路处理模拟信号,须将模拟信号通过 A 转换为相应的数字
4、信号。A/D转换器 B D/A转换器 CAD 或D/A转换器 D.以上都不行10. 触发器和时序电路中的时钟脉冲一般是由 产生的，它可由55定时器构成。A多谐振荡器 . 施密特触发器 C. 单稳态触发器 D. 边沿触发器三、 简答题 （5分)用卡诺图化简下面逻辑函数,要求为最简与或式。=F（,B，C)=AB+AB+答:0011101111111(0，1,3,，5,7)F=BC四、分析题(0分）1、分析下图的逻辑功能,写出Y1、Y的逻辑函数式,列出真值表,指出电路完成什么功能。(1分）答:2、设触发器的初始状态为Q,Q20，试画出Q、Q2端的电压波形(8分）。答：、设下图电路状态S=10，起始时
5、状态为QQ00。要求：（1)写出电路的输出方程、驱动方程及状态方程(3分）;(2)列出状态转换表(分);（）画出完整的状态转换图（3分）;（)说明该电路的逻辑功能（2分）。（共2分)答：()驱动方程:J0XQ1，K01；J1=X0, K=X.状态方程:输出方程：(2）状态转换表:XQ0J0K0J1KQ1*Q*Y00001000001010001010100110101010011000101011100011000011110101()状态转换图：(4)电路的逻辑功能:在连续输入三个或三个以上“1”时输出为,其余情况下输出为。四、设计题 (2分)、四位同步二进制计数器7LS161的引脚图和功能
6、表分别如下图所示，Q为最高位,请基于7LS161用反馈清零法设计一个模数为7的计数器。(分)答： 态序表 N QD QC QB QA0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 1、设计用三个开关控制一个电灯的逻辑电路。要求改变任何一个开关的状态都能控制电灯由亮变灭或由灭变亮。试用如下两种中规模组件(逻辑符号及功能表见下表)实现该逻辑电路功能，可辅以适当的门电路。（17分)(）用四选一数据选择器7LS53实现;(2）用三-八译码器7LS138实现。答：逻辑抽象2分，列出真值表3分,写出函数表达式2分。()选1 数据选择器输出的逻辑式可写为：Y=1A0D0+A1A0D11A2+AD3 只要令数据选择器的输入为A1=A,0B，=D=，D1DC，如图所示,则数据选择器的输出即为要求得到的函数。 （分）(2） Y(，B,C)=m1+2+m4m7(m14m7)=（YY2Y4Y)。 （分）共8页第1页
