目录一、设计简介1.抢答器简介……………………………………22.功能简介………………………………………23.使用软件及参考资料………………………..3二、设计及芯片介绍1．设计思路框图……………………………….42．抢答电路设计……………………………….53．定时电路设计……………………………….65．使用芯片资料……………………………….76. 设计中存在的问题…………………………197. 仿真图………………………………………19三、材料清单………………………………….22四、总结……………………………………….23一、设计简介1、抢答器简介当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，而在竞赛中往往分为几组参加，这时针对主持人提出的问题，如果要是让抢答者用举手等方法，这在某种程度上会因为主持人的主观误断造成比赛的不公平性比赛中为了准确、公正、直观地判断出第一抢答者，这就要有一种抢答设备作为裁判员，这就必然离不开抢答器抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辩认出选手号码。
现在大多数抢答器均使用单片机或数字集成电路，并增加了许多新功能，如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能2、功能简介1.抢答组数为八组，序号分别为S1,S2,S3,S4,S5,S6,S7,S8，优先抢答者按动本组按键，组号立即显示在LED显示器上显示，同时封锁其他组的按键信号2.系统设置外部清除键，按动清除键，LED显示器清零灭灯3.数字抢答器定时为30S，启动开始键后，要求30S定时起开始工作，LED显示器计时4.抢答者在30s内进行抢答，无抢答者，则本次抢答无效，系统短暂报警3、使用软件及参考资料使用软件：multisim 12，Microsoft Word Starter 2010,Easy Paint Tool SAI 1.1.0, Adobe Reader 9参考文献：《数字电子技术基础》（高等教育出版社，第五版），《模拟电子技术》（高等教育出版社，第四版），《电子创新设计与实践》 （国防工业出版社2005年版），百度百科二、设计及芯片介绍1、设计思路框图抢答按钮译码显示译码电路锁存器优先编码电路 控制电路主持人控制开关 定时电路秒脉冲产生电路显示电路译码电路报警电路2、抢答电路设计简介：当选手按动开关时，编码器74ls147将抢答选手的编号编码为2进制输入锁存器74ls373中，同时利用D触发器74ls74和74ls373对输出的数据进行锁存，输出的数据通过计数器74ls192进入CD4511驱动数码管显示。
当主持人闭合清零开关时，74ls192清零，数码管显示变为0消隐级开关闭合时，CD4511消隐功能端为低电平，数码管不显示3、定时电路设计简介：当主持人打开清零开关，74ls160开始计数，CD4511驱动数码管计时，选手按下抢答开关，CD4511消隐端为低电平，数码管不显示数4、芯片介绍（1）、抢答电路部分①74ls147 10 线－4 线优先编码器（BCD 输出） 简要说明： 147 将9 条数据线（1－9）进行4 线BCD 编码，即对最高位数据线进行译码当1－9 均为高电平时，编码输出（ABCD）为十进制零故不需单设/IN0 输入端管脚图:真值表：②74ls373 八D 锁存器(3S,锁存允许输入有回环特性)373 的输出端O0~O7 可直接与总线相连当三态允许控制端 OE 为低电平时，O0~O7 为正常逻辑状态，可用来驱动负载或总线当OE 为高电平时，O0~O7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响当锁存允许端 LE 为高电平时，O 随数据D 而变当LE 为低电平时，O 被锁存在已建立的数据电平引脚图：真值表：③74ls192十进制同步加减计数器管脚图：真值表：④CD4511七段译码器，数码管驱动器管脚图：真值表：⑤74ls74双上升沿D触发器（有预置、清除端）引脚图：真值表：⑥74ls00与非门引脚图：⑦74ls04六反向器引脚图：⑧74ls308输入与非门引脚图：⑨74ls260双5 输入或非门引脚图：（2）、定时电路部分①555定时器引脚图：NE555管脚功能介绍：1 脚为地。
2 脚为触发输入端；3 脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6 脚和下比较器2 脚的控制当触发器接受上比较器A1 从R 脚输入的高电平时，触发器被置于复位状态，3 脚输出低电平；2 脚和6 脚是互补的，2 脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3 脚输出高电平6 脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2 Ucc/3，称高触发端，3 脚输出低电平，但有一个先决条件，即2 脚电位必须大于1Ucc/3 时才有效3 脚在高电位接近电源电压Ucc，输出电流最大可打200mA4 脚是复位端，当4 脚电位小于0.4V 时，不管2、6 脚状态如何，输出端3 脚都输出低电平5 脚是控制端7 脚称放电端，与3 脚输出同步，输出电平一致，但7 脚并不输出电流，所以3 脚称为实高（或低）、7 脚称为虚高使用方式：用555定时器接成多谐振荡器，使用2个47kΩ电阻和一个2kΩ滑动变阻器以及10μF电容和33pF电容②74ls160十进制同步计数器（异步清除） 160 的清除端是异步的当清除端/MR 为低电平时，不管时钟端CP 状态如何，即可完成清除功能。
160 的预置是同步的当置入控制器/PE 为低电平时，在CP 上升沿作用下，输出端Q0－Q3 与数据输入端P0－P3 一致对于54/74160，当CP 由低至高跳变或跳变前，如果计数控制端CEP、CET 为高电平，则/PE 应避免由低至高电平的跳变，而54/74LS160 无此种限制 160 的计数是同步的，靠CP 同时加在四个触发器上而实现的当CEP、CET 均为高电平时，在CP 上升沿作用下Q0－Q3 同时变化， 从而消除了异步计数器中出现的计数尖峰对于54/74160，只有当CP 为高电平时，CEP、CET 才允许由高至低电平的跳变，而54/74LS160 的CEP、CET 跳变与CP 无关 引脚图：真值表：③CD4511（同抢答电路CD4511）5、设计中存在的问题1.抢答开始前必须使八个抢答开关处于断开状态，使用时不够方便；2.由于优先编码器的作用使得当2个或2个以上选手同时按下抢答开关时显示的是编号最高的选手的编号，使公平性降低；3.555定时器由于各种因素导致脉冲时间不是1秒6、仿真图（1）设计总图（2）电路仿真结果①抢答②锁存③定时④清零三、材料清单开关10个74LS1471片47kΩ电阻2个74LS3731片10kΩ电阻8个74LS1921片470Ω电阻25个74LS741片1kΩ电阻1个74LS1602片2kΩ电位器1个74LS042片10μF电容1个74LS002片33pF电容1个74LS301片蜂鸣器1个74LS1122片三极管85501个CD45111片数码管3个NE5551片- 2 -。