数字电子实习设计能显示小时,分,秒的数字钟

资源描述

《数字电子实习设计能显示小时,分,秒的数字钟》由会员分享，可在线阅读，更多相关《数字电子实习设计能显示小时,分,秒的数字钟（21页珍藏版）》请在金锄头文库上搜索。

1、数字电子实习实习题目：报时式数字钟的设计指导教师：吴勇马占辉班级：测控 08-2班姓名：于国庆学号： 29号目录一、软件介绍3二、设计任务与要求 5三、设计原理 5四、设计过程6五、元器件清单13六、实习心得 14七、参考文献16#一、软件介绍Max+plus II开发软件是Altera公司自行设计的可编程逻辑器件的EDA开发工具。它是一种与器件结构无关的集成设计环境，提供了灵活和高效的界面，允许设计人员选择各种设计输入方法和工具，能够支持Altera公司的MAX、Classic、FLEX以及ACEX系列的PLD 器件。Max+plus II界面友好，使用便捷，被誉为业界最易用易

2、学的 EDA软件。在Max+plus U上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。 Max+plus II开发系统的特点作为最为流行的EDA开发软件，Max+plus II为设计人员提供的丰富功能、灵活的操作界面是其他同类软件无可比拟的。概括起来，此软件主要有以下几个特点：1、支持多种操作平台Max+plus II 开发软件可在基于 windowsNT4.0、windows95、 windows98、windows2000、操作系统下运行，也可在 Sun SPARC Stati

3、on、HP9000Series 700/800 和 IMB RISC System/6000 工作站上运行。2、提供开放性的界面Max+plus II 支持与Cadence , Exemplarlogic , Mentor Graphics , Synplicty , Viewlogic和其它公司所提供的EDA工具接口。3、与结构无关Max+plus II 系统的核心Complier 支持 Altera 公司的 FLEX10K、 FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000 和 Classic 可编程逻辑器件，提供了世界上唯一真正与结构无关的可编程逻辑设

4、计环境。4、完全集成化Max+plus H的设计输入、处理与较验功能全部集成在统一的开发环境下，这样可以加快动态调试、缩短开发周期。5、丰富的设计库Max+plus II提供丰富的库单元供设计者调用，其中包括74系列的全部器件和多种特殊的逻辑功能 (Macro-Function )以及新型的参数化的兆功能(Mage-Function )。6、模块化工具设计人员可以从各种设计输入、处理和较验选项中进行选择从而使设计环境用户化。7、硬件描述语言(HDL)Max+plus II软件支持各种HDL设计输入选项，包括 VHDL、 Verilog HDL和Altera自己的硬件才苗述语言AHDL

5、。此外此软件能直接阅读到芯片的功能：最直接的帮助来自于 Max+plus II的Help菜单。若需要某个特定项目的帮助信息，可以同+键或者选用工具栏中的快速帮助按钮”。此时，鼠标变为带问号的箭头，点击“特定的项目”就可弹出相应的帮助信息。这里的“特定项目”可以包含某个器件的图形、文本编辑中的单词，菜单选项，甚至可以是一个弹出的窗口。二、设计任务与要求设计一台能显示小时，分，秒的数字钟。具体要求如下：1、完成带时分秒显示的24H计时功能；2、能完成整点报时功能，要求当数字钟的分和秒计数器计 59MIN52S时，驱动音响电路，四低一高，最后一声高音结束，整点时间到；3、完成对“时”和

6、“分”的校时，并能对秒计数器清零。三、设计原理该数字时钟由振荡器，分频器，秒计数器，分计数器，小时计数器，校时电路，报时电路和显示电路等几部分组成。小时计数器有24h计时和12h计时两种，本时钟用的是 24h计时。校时电路可对分，小时计数器进行校时，报时电路可对整点时间进行音响报时。应该将整个设计过程分成各个模块来设计，这样既能理清设计的思路，又能在出错是迅速找到错误根源并改正。小时计数器是一个24进制的计数器，利用一片74LS490和一些门电路构成一个24进制的计数器。分计数器是一个60进制的计数器，利用一片74LS490和一些门电路构成一个60进制的计数器。秒计数器设计同分计

7、数器。显示电路由六位数码管构成。报时电路主要由高频和低频两个时钟脉冲组成。校时电路是通过一些手动开关，门电路等组成的来控制分计数器，小时计数器的脉冲，以达到校时、校分的目的。四、设计过程打开MAX-PLUS2软件，它的快捷方式的图标是 F,在此环境下新建一个项目，当点新建图标时会出现如下图一所示对话框，我们先选择第一个，即Graphic Editor file,图一此环境是设计原理图的界面，然后开始进行自己的设计我做的是报时式数字钟的设计。选用了 3片74490芯片引脚图和功能表如下：744901SET91Q41CLR 1QB1CLK1QC1CD2SET9 2QA2cLR2QB2CL

9、口 11NTE 脂36FTC -3CLR 301 -3CLK 30。-| ma -如上图，Q0-Q3是秒的个位，Q4-Q7是秒的十位，G2是为后续校时电路做准备的，由于 74490时钟脉冲是下降沿有效，并且只有秒的个位是8和9的时候Q3才是高电平，当个位向十位进位的时候只需要把Q3接在高位的时钟输入端2CLK ,当秒的个位从9变0时 Q3变会从高电平向低电平跳变一次，产生一个下降沿，这就会完成向高位的进位。由于秒是60进制的，并且此芯片是同步清零，清零端CLR高电平有效，所以当秒的十位是 6的时刻应该把秒清零，而 Q5和Q6是高电平时为6, Q5和Q6通过一个与门后产生高电平，把Q

10、5和Q6通过一个与门连接到高位的清零端 2CLR后，就完成了秒的清零设置。设计时钟的分显示，如下图：时钟的分钟显示是通过秒每到 60的时候向分钟进位产生的，所以图中的YY端接在秒电路图中的Q5和Q6通过与门后的输出端。YY旁边的非门是起直接产生下降沿的作用，因为时钟脉冲是下降沿有效，图中前边的非门也是此作用。小时的显示和分钟的相似，但当小时计到 24时清零，如下图：7产tAk一季ZL二步作匕寸乎wr. 工1日近 N昨- 拉 miir-案雷鬻QZ3SEEire 怪其 IC LA 101 1CLK 帕。1QC28 ETC 20 LR,如围HL禺在HQ。tec C-OUIITEHS校时电路如下

11、图，用138译码器来实现，当A端输入是0时，对应的是小时的校对，当A端输入是1时对应的是分钟的校对。G1是设置校时的，当G1为1时，开始对电路进行校时，G2NB是对秒位的清零,电路正常计时是 G1置0, G2NB置1。A AAAXA 一报时电路如下图，由于报时是在从59分51秒开始的，每隔一秒响一次，共响5次，前4次是低音，第五次是高音，低音高音是用频率来控制的高音的频率比低音的大。由于秒的十位5还有分位的59是确定的，1、3、5、7的二进制最低位都是1,因此，可以把相应的位通过一个与门输出，再与 Q3 （9的二进制高位是1）相与，如果 Q3对应的是1,是高音，如果Q3对应的是0,

12、是低音，这样就完成了报时电路的设计。组合后的完整电路图各个模块做完之后，就应该组合电路并且调试,如下：热| jMutli 曲而 jHi4lr 法才施孑九初: 9 Hl 匚子E连接好电路后，运行电路，对应的按钮是“第；点击后会出现下图编译没有错误，点击确定，然后点击Start,编译完成后，再新建一个波形仿真图,如图，选择下边的框后单击 OK,之后保存文件。在文件的空白面单击鼠标右键选出所有的输入输出，设置时钟脉冲后点击腐按钮，把所有的输入设置好之后点击倒按钮，如果没有错误的话会直接显示波形。波形图如下:电&E1* SED3 0(23 203Q|ig W 届0(将123 api ei3叩

13、打op 3-uf卜Tirrw血D a密mm0H 1*H 11H30H 012213_V*iut 寸J Infwal J 7g 35g-2 ,r39【01111,)(3 rI sTLiI1 11-!(310330工0103311010332):01D333X010834)01033501巾葡X。耳X)J0YD334)JKB360103300103310103X OltBMXDtO4 1DICUM 0211W 310(23 0HOI2213HAX+plus II在电脑上调试好之后，就可以往机箱中下载了，在菜单中选下的山”plmEdit.后再选我吃下的“一设置保存之后把相应的引脚按照说明一次加入到芯片中，如下图:完事后就可以把它下载到试验箱上了，在试验箱上通过给相应的频率和按键，便完成了设计。五、元件清单序号名称型号数量1心片74LS49032三线八线译码74LS1381器3两输入与非门NAND234非门NOT35两输入或门OR236七输入与非门NAND

展开阅读全文