电子技术基础 康华光 课后习题答案课后习题答案 （完整版）（完整版）第一章第一章 数字逻辑数字逻辑 1．1 数字电路与数字信号数字电路与数字信号 1.1.2 图形代表的二进制数 010110100 1．1．4 一周期性数字波形如图题所示，试计算： （1）周期； （2）频率； （3）占 空比例 MSBLSB 0 1 2 11 12 （ms） 解： 因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周 期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2 数制数制 1.2.2 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于42（2）127 （4）2.718 解： （2） （127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H （4） （2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4 二进制代码二进制代码 1.4.1 将下列十进制数转换为 8421BCD 码： （1）43 （3）254.25 解： （43）D=（01000011）BCD 1.4.3 试用十六进制写书下列字符繁荣 ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的 ASCⅡ码，然后将二进制码转换 为十六进制数表示。
（1）“+”的 ASCⅡ码为 0101011，则（00101011）B=（2B）H （2）@的 ASCⅡ码为 1000000,(01000000)B=(40)H (3)you 的 ASCⅡ码为本 1111001,1101111,1110101,对应的十六进制数分别为 79,6F,75 (4)43 的 ASCⅡ码为 0110100,0110011,对应的十六紧张数分别为 34,33 1.6 逻辑函数及其表示方法逻辑函数及其表示方法 1.6.1 在图题 1. 6.1 中， 已知输入信号 A， B`的波形， 画出各门电路输出 L 的波形 解: (a)为与非， (b)为同或非，即异或 第二章第二章 逻辑代数逻辑代数 2.1.1 用真值表证明下列用真值表证明下列恒等式恒等式 (3)ABABAB（A⊕B）=AB+AB 解：真值表如下 A B AB AB AB AB AB+AB 0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 0 0 1 1 1 由最右边 2 栏可知，AB与AB+AB 的真值表完全相同 2.1.3 用逻辑代数定律证明下列等式用逻辑代数定律证明下列等式 (3)()AABCACDCD EA CDE 解：()AABCACDCD E (1)AB CAC DC D E AAC DC D E AC DC D E AC DE 2.1.4 用代数法化简下列各式用代数法化简下列各式 (3)()ABC BC 解：()ABC BC ()()ABC BC ABACBBBCCBC (1)ABC ABB ABC (6)()()()()ABABAB AB 解：()()()()ABABAB AB ()()A BA BAB AB BABAB ABB AB AB (9)ABCDABDBCDABCBDBC 解：ABCDABDBCDABCBDBC ()()()()()ABC DDABDBC DCB ACADCDB ACADB ACDABBCBD2.1.7 画出实现下列逻辑表达式的逻辑电路图，限使用非门画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门和二输入与非门 (1)LABAC (2)()LD AC (3)()()LAB CD 2.2.2 已知函数已知函数 L（（A，，B，，C，，D）的卡诺图如图所示，试写出函数）的卡诺图如图所示，试写出函数 L 的最简与的最简与 或表达式或表达式 解：( , , ,)L A B C DBCDBCDBCDABD 2.2.3 用卡诺图化简下列个式用卡诺图化简下列个式 （1）ABCDABCDABADABC 解：ABCDABCDABADABC ()()()()()ABCDABCDAB CC DDAD BB CCABC DD ABCDABCDABCDABCDABCDABCDABCD （6）( , , ,)(0,2,4,6,9,13)(1,3,5,7,11,15)L A B C Dmd解： LAD （7）( , , ,)(0,13,14,15)(1,2,3,9,10,11)L A B C Dmd解: LADACAB 2.2.4 已知逻辑函数已知逻辑函数LABBCCA，试用真值表，试用真值表,卡诺图和逻辑图（限用非门卡诺图和逻辑图（限用非门和与非门）表示和与非门）表示 解:1>由逻辑函数写出真值表 A B C L 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 2>由真值表画出卡诺图 3>由卡诺图,得逻辑表达式LABBCAC 用摩根定理将与或化为与非表达式 LABBCACAB BC AC 4>由已知函数的与非-与非表达式画出逻辑图 第三章习题第三章习题 3.1 MOS 逻辑门电路逻辑门电路 3.1.1 根据表题 3.1.1 所列的三种逻辑门电路的技术参数，试选择一 种最合适工 作在高噪声环境下的门电路。
表题表题 3.1.1 逻辑门电路的技术参数表逻辑门电路的技术参数表 (min)/OHVV VOL(max)/V (min)/IHVV (max)/ILVV 逻辑门 A 2.4 0.4 2 0.8 逻辑门 B 3.5 0.2 2.5 0.6 逻辑门 C 4.2 0.2 3.2 0.8 解：根据表题 3.1.1 所示逻辑门的参数，以及式（3.1.1）和式（3.1.2） ，计算出逻 辑门 A 的高电平和低电平噪声容限分别为： NHAV=(min)OHV—(min)IHV=2.4V—2V=0.4V (max)NLAV=(max)ILV—(max)OLV=0.8V—0.4V=0.4V 同理分别求出逻辑门 B 和 C 的噪声容限分别为: NHBV=1V NLBV=0.4V NHCV=1V NLCV=0.6V 电路的噪声容限愈大,其抗干扰能力愈强,综合考虑选择逻辑门 C 3.1.3 根据表题 3.1.3 所列的三种门电路的技术参数,计算出它们的延时-功耗积,并 确定哪一种逻辑门性能最好 表题表题 3.1.3 逻辑门电路的技术参数表逻辑门电路的技术参数表 /pLHtns /pHLtns /DPmW 逻辑门 A 1 1.2 16 逻辑门 B 5 6 8 逻辑门 C 10 10 1 解:延时-功耗积为传输延长时间与功耗的乘积,即 DP= tpdPD 根据上式可以计算出各逻辑门的延时-功耗分别为 ADP = 2PLHPHLtt DP= (1 1.2) 2ns*16mw=17.6* 1210J=17.6PJ 同理得出: BDP=44PJ CDP=10PJ,逻辑门的DP值愈小,表明它的特性愈好,所以逻 辑门 C 的性能最好. 3.1.5 为什么说 74HC 系列 CMOS 与非门在+5V 电源工作时,输入端在以下四种 接法下都属于逻辑 0: (1)输入端接地; (2)输入端接低于 1.5V 的电源; (3)输 入端接同类与非门的输出低电压 0.1V; (4)输入端接 10kΩ 的电阻到地. 解:对于 74HC 系列 CMOS 门电路来说,输出和输入低电平的标准电压值为: OLV=0.1V, ILV=1.5V,因此有: (1) Vi=02.1V 时，将使 T1 的集电结正偏，T2，T3 处于 饱和状态，这时 VB1 被钳位在 2.4V，即 T1 的发射结不可能处于导通状态，而 是处于反偏截止。
由（1） （2） ，当 VB1≥2.1V，与非门输出为低电平 （4）与非门输入端接 10kΩ 的电阻到地时，教材图 3.2.8 的与非门输入端相当于解 3.2.2 图所示这时输入电压为 VI=(Vcc-VBE)=10（5-0.7）／（10+4）=3.07V若 T1 导通，则 VBI=3.07+ VBE=3.07+0.5=3.57 V但 VBI 是个不可能 大于 2.1V 的当 VBI=2.1V 时，将使 T1 管的集电结正偏， T2， T3 处于饱和， 使 VBI 被钳位在 2.1V， 因此， 当 RI=10kΩ 时 ，T1 将处于截止状态，由（ 1）这时相当于输入端输入高电平3.2.3 设有一个 74LS04 反相器驱动两个 74ALS04 反相器和四个 74LS04 反相 器 （1）问驱动门是否超载？（2）若超载，试提出一改进方案；若未超载，问 还可增加几个 74LS04 门？ 解：（1） 根据题意， 74LS04 为驱动门， 同时它有时负载门， 负载门中还有 74LS04 从主教材附录 A 查出 74LS04 和 74ALS04 的参数如下（不考虑符号） 74LS04：(max)OLI=8mA,(max)OHI=0.4mA;(max)IHI=0.02mA. 4 个 74LS04 的输入电流为：4(max)ILI=40.4mA=1.6mA, 4(max)IHI=40.02mA=0.08mA 2 个 74ALS04 的输入电流为：2(max)ILI=20.1mA=0.2mA, 2(max)IHI=20.02mA=0.04mA。
① 拉电流负载情况下如图题解 3.2.3（a）所示，74LS04 总的拉电流为两部分， 即 4 个 74ALS04 的高电平输入电流的最大值 4(max)IHI=0.08mA 电流之和为 0.08mA+0.04mA=0.12mA.而 74LS04 能提供 0.4mA 的拉电流，并不 超载 ② 灌电流负载情况如图题解 3.2.3（b ）所示，驱动门的总灌电流为 1.6mA+0.2mA=1.8mA. 而 74LS04 能提供 8mA 的灌电流，也未超载 （2）从上面分析计算可知，74LS04 所驱动的两类负载无论书灌电流还是拉电 流均未超 3.2.4 图题 3.2.4 所示为集电极门 74LS03 驱动 5 个 CMOS 逻辑门，已知 OC 门输管截止时的漏电流=0.2mA；负载门的参数为：=4V,=1V,==1A 试计算 上拉电阻的值 从主教材附录A查得74LS03的参数为：(min)OHV=2.7V，(max)OLV=0.5V，(max)OLI=8mA.根据式（3.1.6）形式（3.1.7）可以计算出上拉电阻的值灌电流情况如图题解3.2.4（a）所示，74LS03 输出为低电平，()IL totalI=5ILI=50.001mA=0.005mA,有 (min)pR=(max)(max)()DDOLOLIL totalVV II=(54) (80.005)V mA 0.56K 拉电流情况如图题解 3.2.4（b）所示，74LS03 输出为高电平， 。