第四章 通用VLSI电路的 设计与分析 §4-1 只读存贮器（ROM） 半导体存储器从存储时间性来看可分为两半导体存储器从存储时间性来看可分为两种基本类型种基本类型: : n去除电源后存储器信息就会消失，如去除电源后存储器信息就会消失，如DRAMDRAM、、SRAMSRAM等等 n去除电源后仍能保持信息的固态存储器被称为去除电源后仍能保持信息的固态存储器被称为““不挥发性不挥发性””存储器，如存储器，如MaskROMMaskROM、、OTP(PROM)OTP(PROM)、、EPROMEPROM、、EEPROMEEPROM、、FlashFlash等等 §4-1 只读存贮器（ROM）nROMn存贮信息的器件n在其寿命范围内存贮信息不会改变nROM的几种发展形式n掩膜ROM（Mask ROM）n可编程ROM（PROM）n可擦除可编程ROM（EPROM）n电可擦除电可编程ROM（EEPROM）n闪存ROM §4-1-1 掩膜ROMn阵列结构与功能nNOR阵列ROMn编码方式n由引线孔或Al线图形编码n由不同的阈值电压编码nNOR式地址译码器nNAND式地址译码器nNAND阵列ROM §4-1-1 掩膜ROMnROM阵列版图nNOR-ROM中存贮晶体管2位×4字版图示意n存贮单元存取时间n工艺参数和器件参数n多晶硅电阻 40Ω/□n金属线电阻 0.2Ω/□n互导系数 k 20μA/V²n阈值电压 VTE=+1.0V VTD=-3.0Vn电容 COX=345 Cj0=70 §4-1-1 掩膜ROMn存贮单元存取时间n字线上的电容和电阻n多晶硅栅氧化层电容n多晶硅电阻 §4-1-1 掩膜ROMn存贮单元存取时间n位线上的电容n零偏压时漏区的结电容n栅漏氧化层覆盖电容 §4-1-1 掩膜ROMn存贮单元存取时间n字（行）延迟时间n位（列）延迟时间 §4-1-1 掩膜ROMn存贮单元存取时间n字数和位数的组合方式n32kbit的NOR-ROM（128字×256位）n行延迟时间 §4-1-1 掩膜ROMn存贮单元存取时间n字数和位数的组合方式n32kbit的NOR-ROM（128字×256位）n列延迟时间 §4-1-1 掩膜ROMn存贮单元存取时间n字数和位数的组合方式n32kbit的NOR-ROM（128字×256位）n列延迟时间 §4-1-1 掩膜ROMn存贮单元存取时间n字数和位数的组合方式n32kbit的NOR-ROM（128字×256位）n列延迟时间n存取时间 §4-1-1 掩膜ROMn存贮单元存取时间n字数和位数的组合方式n32kbit的NOR-ROM（256字×128位）n行延迟时间n列延迟时间n存取时间 §4-1-2 可编程ROM（PROM）n阵列结构与功能n早期采用双极型晶体管为主n熔断丝结构nNi-Cr电阻n编程时VCC=10-30Vn读出时VCC=5Vn位线检测单元电路 §4-1-3 EPROMnEPROM的存贮单元n浮栅MOS管结构n双多晶硅栅：悬浮栅、控制栅n漏源间加足够高电压，PN结击穿产生热电子n高能量热电子穿过SiO2层到达浮栅n电子积累产生屏蔽，使阈值电压升高n擦除时用紫外光辐照20min，消除电子积累 §4-1-3 EPROMnEPROM的特点n优势n采用单管单元，面积小，集成度高n劣势n编程时需要高电压电源n擦除时需要紫外光，使用不便n主要用作信息的读取 §4-1-4 EEPROMnEEPROM的存贮单元nFowler-Nordheim隧道效应nFLOTOX管结构n双多晶硅栅：浮栅、控制栅n漏区处的隧道氧化层n控制栅加高电压，漏端接地，浮栅充电n控制栅接地，漏端加高电压，浮栅泄放电荷n隧道氧化层可靠性n改写次数n信息存贮的寿命 10年 §4-1-4 EEPROMn存贮单元阵列的读、写n存贮管（浮栅管）+控制管n存贮电荷（“擦除”操作）n行选端 VPP（+21V）n擦/写端 VPP（+21V）n位线BL端 0n电子存贮到浮栅管的浮栅上n浮栅管阈值电压升高，处于“1”状态 §4-1-4 EEPROMn存贮单元阵列的读、写n存贮管（浮栅管）+控制管n泄放电荷（“写入”操作）n行选端 VPP（+21V）n擦/写端 0n位线BL端 VPP（+21V）n积聚在浮栅上的电子由隧道效应而泄放n浮栅管阈值电压正常，处于“0”状态 §4-1-4 EEPROMn存贮单元阵列的读、写n存贮管（浮栅管）+控制管n读取单元信息（“读出”操作）n行选端 VDD（+5V）n擦/写端 VDD（+5V）n位线BL端 VDD （+5V）n位线电位由存贮管浮栅上有无电子， 即存贮管是否开启决定n存贮管处于“1”状态，则位线输出信号为“1”n存贮管处于“0”状态，则位线输出信号为“0” §4-1-5 ROM的种类与特点类型功能特点擦除方式与擦写时间工艺结构特点掩膜ROM只读有二极管、MOS管等结构PROM可一次改写高压脉冲电编程，编程时间十几微秒，需编程器一般为三极管、熔丝结构紫外线可擦除可编程EPROM可多次改写，擦除时间长紫外线擦除时间20min，需编程器FAMOS结构电可擦除可编程EEPROM可改写100000次以上，速度快高压脉冲电擦除，编程时间约20ms，需编程器FLOTOX管结构 §4-2 静态随机存取存贮器（SRAM） §4-2-1 六管SRAM单元n双稳态触发器结构n负载形式n多晶硅电阻n耗尽型NMOS管（E/D MOS）n增强型PMOS管（CMOS） §4-2-1 六管SRAM单元nE/D MOS六管单元n字选/列选信号nX=“1”，选中某字nY=“1”，选中某列n读/写操作n读出，X=“1”， Y=“1”n写入“1”，B=“1”，B=“0”n写入“0”，B=“0”，B=“1”n六管单元版图 §4-2-2 CMOS-SRAMnCMOS-SRAM结构与操作nCMOS六管单元存贮阵列n行/列地址译码n片选与读/写控制电路n芯片面积与速度的权衡n预充电结构n灵敏读出放大器 §4-3 动态随机存取存贮器（DRAM） §4-3-1 三管DRAMn动态存贮器结构n存贮电容C+MOS管n读/写操作，X=“1”，Y=“1”，P=“0”n读出，R=“1”，T6、T3、T2组成的电路n写入“1”/”0”，W=“1”，T4、T1组成的电路n刷新操作，X=“1”，Y=“0”，P=“1”nR=“1”， T2、T3、T6、T9组成的电路nW=“1”，T10、T11、T4、T1组成的电路n三管DRAM版图 §4-3-2 单管DRAMn存贮单元工作原理n一个MOS管+一个电容n写入信息n字线WL加以高电平n位线BL加以要存贮的数据n数据通过MOS管保存在电容上n读出信息n字线WL加以高电平n电容上的电荷决定了位线BL的输出电平 §4-3-2 单管DRAMn存贮电容结构nSiO2介质电容Cox + pn结电容Cpnn存贮单元剖面结构n多种电容结构n普通形式n堆叠电容n槽立体电容n存贮单元的版图 §4-3-2 单管DRAMn单元读出时的电荷分配问题 §4-3-2 单管DRAMn存贮单元的读出和放大nDRAM的读放过程n灵敏的读出放大器设计n读出放大器的基本结构n虚拟单元（哑单元）的作用n读放过程的时序波形图 §4-4 门阵列（Gate Array）和 可编程逻辑器件（PLD） §4-4-1 门阵列n门阵列简介n大量基本单元已做好，整齐排列成阵列n有固定的单元结构，I/O管脚n只有引线孔和金属布线是浮动的n单元结构有场隔离和栅隔离两种隔离办法 §4-4-1 门阵列n门阵列的结构n六管单元结构n六管单元线路n六管单元版图结构n四管单元结构n门阵列组成的与非门n门阵列组成的或非门 §4-4-1 门阵列n门阵列的隔离n场隔离n增加面积n栅隔离n增加泄漏电流n门阵列的自动布线n宏单元 §4-4-2 可编程逻辑器件（PLD）nPLD原理nPLD基本结构框图 nPLD原理nPLD缓冲器nPLD阵列交叉点连接方式n硬线连接——交叉处标记为“•”n被编程单元——交叉处标记为“ⅹ”n被擦除单元——交叉处无标记§4-4-2 可编程逻辑器件（PLD） nPLD原理nPLD与门§4-4-2 可编程逻辑器件（PLD） nPLD原理nPLD或门§4-4-2 可编程逻辑器件（PLD） n低密度PLD的主要类型类型阵列与或PROM固定可编程FPLA可编程可编程PAL可编程固定GAL可编程固定§4-4-2 可编程逻辑器件（PLD） nPROM结构§4-4-2 可编程逻辑器件（PLD） nFPLA结构§4-4-2 可编程逻辑器件（PLD） nPAL和GAL 基本阵列§4-4-2 可编程逻辑器件（PLD） §4-4-2 可编程逻辑器件（PLD）n现场可编程逻辑阵列（FPLA）n用FPLA实现一个四位二进制数码（B3B2B1B0）到GRAY码（G3G2G1G0）的转换电路 §4-4-2 可编程逻辑器件（PLD） §4-4-2 可编程逻辑器件（PLD）n现场可编程逻辑阵列（FPLA）nFPLA具体线路举例 n现场可编程门阵列（FPGA）n高密度可编程逻辑器件n阵列由三部分组成n可配置逻辑模块CLBn输入/输出模块IOBn互连资源ICR§4-4-2 可编程逻辑器件（PLD） 图8- -4- -1 XC4000系列FPGA基本结构CLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB可编程开关矩阵可编程开关矩阵可编程输入可编程输入/输出模块输出模块IOB互连资源互连资源ICR可配置逻辑模块可配置逻辑模块CLB IOB提提供供内内部部逻逻辑辑阵阵列列与与外外部部引引出出线线之之间间的的编编程程接接口口；；ICR经经编编程程实实现现CLB与与CLB以以及及CLB与与IOB之之间间的的互互连。
连 §4-4-2 可编程逻辑器件（PLD）n可配置逻辑模块CLB §4-4-2 可编程逻辑器件（PLD）n输入/输出模块IOB nPLD的设计过程§4-4-3 可编程逻辑器件的开发 n设计准备n选择系统方案n选择合适的器件n设计输入n原理图输入n硬件描述语言输入§4-4-3 可编程逻辑器件的开发 n设计处理n编译、适配n编程文件n设计校验n功能仿真n时序仿真n器件编程n数据配置§4-4-3 可编程逻辑器件的开发 。