第4章习题及解答

第 4 章习题及解答4.1 用门电路设计一个 4 线—2 线二进制优先编码器编码器输入为 ， 优3210A3先级最高， 优先级最低，输入信号低电平有效输出为 ，反码输出电路要0A10Y求加一 G 输出端，以指示最低优先级信号 输入有效0A题 4.1 解：根据题意，可列出真值表，求表达式，画出电路图其真值表、表达式和电路图如图题解 4.1 所示由真值表可知 3210G( a )0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 00000 00000000000 000000000 10 100011111010110000103A2YG真值表≥1& Y3A21&&1A0&1G00 0 0 1 1 1 1 00 010 00 1111 00000 0 0 011011 13A2132YA0 0 0 1 1 1 1 00 000 00 11 11 0 0010 0 0 01110 0 03A2132Y( b ) 求输出表达式( c ) 编码器电路图图 题解 4 . 14.3 试用 3 线—8 线译码器 74138 扩展为 5 线—32 线译码器。

译码器 74138 逻辑符号如图4.16（a）所示题 4.3 解：5 线—32 线译码器电路如图题解 4.3 所示11E N01234567B I N / O C TE NY0&G1G2 AG2 B42101234567B I N / O C TE N&G1G2 AG2 B42101234567B I N / O C TE N&G1G2 AG2 B42101234567B I N / O C TE N&G1G2 AG2 B421A0A1A2A3A4Y7Y8Y1 5Y1 6Y2 3Y2 4Y3 1图 题解 4 . 34.5 写出图 P4.5 所示电路输出 和 的最简逻辑表达式译码器 74138 功能表如表 4.61F2所示01234567B I N / O C TE N&CBA421&F1F217 4 1 3 8图 P 4 . 5题 4.5 解：由题图可得： 12(,)(0,26)137FCBAmA4.7 试用一片 4 线—16 线译码器 74154 和与非门设计能将 8421BCD 码转换为格雷码的代码转换器译码器 74154 的逻辑符号如图 4.17 所示解：设 4 位二进制码为 ，4 位格雷码为 。

根据两码之间的关系可得：3210B3210R3210345678910234512313210 12690140(,)(8~),(,)(2,10), 9,RmBmmB则将译码器 74154 使能端均接低电平，码输入端从高位到低位分别接 ，根320B、 、 、据上述表达式，在译码器后加 3 个 8 输入端与非门，可得 可直接输出210R、 、 ，（图略）4.9 试用 8 选 1 数据选择器 74151 实现下列逻辑函数74151 逻辑符号如图 4.37（a）所示⑴ (,)(2,457)FABCm⑵ 06M⑶ (,)()⑷ FABCDACDBAC⑸ (,)(0,2356,789)(105)md:题 4.9 解：如将 按高低位顺序分别连接到数据选择器 74151 的地址码输入端，将ABC、 、数据选择器的输出作为函数值 则对各题，数据选择器的数据输入端信号分别为：（注F意，数据选择器的选通控制端 必须接有效电平，图略）ST⑴ 013624570, 1DD⑵ 6713⑶ 0236457,⑷ 514263,,1,0DDD⑸ 0234567、14.11 图 P4.11 为 4 线-2 线优先编码器逻辑符号，其功能见图 4.3（a）真值表。

试用两个4 线-2 线优先编码器、两个 2 选 1 数据选择器和一个非门和一个与门，设计一个带无信号编码输入标志的 8 线-3 线优先编码器1234HPRI/BCD123X210 1A0EO图 P 4 . 1 1题 4.11 解：由图 4.3（a）真值表可见，当编码器无信号输入时， ，因此可以利用1的状态来判断扩展电路中哪一个芯片有编码信号输入所设计电路如图题解 4.11 所EO示，由电路可见，当高位编码器（2）的 时，表示高位编码器（2）有编码信号输0EO入，故选通数据选择器的 0 通道，将高位编码器（2）的码送到 端；当高位编码器10Y（2）的 时，表示高位编码器（2）无编码信号输入，而低位编码器（1）有可能有编码信号输入，也可能无编码信号输入，则将低位编码器（1）的码送到 端（当无10Y编码信号输入输入时， ） 编码器输出的最高位码，由高位编码器（2）的 信10Y EO号取反获得由电路可见， 表示无编码信号输入EO 1234H P R I / B C D123X2X1X0XE O1234H P R I / B C D127X6X5X4XE O（ 1 ）（ 2 ）M U XM U X1100AA1 2Y0Y& EO图 题解 4 . 1 14.13 试用一片 3 线—8 线译码器 74138 和两个与非门实现一位全加器。

译码器 74138 功能表如表 4.6 所示题 4.13 解：全加器的输出逻辑表达式为：111(,)()()(,247)iiiiiiiiSABCABCABCm(3,56)iiiiii式中， 为两本位加数， 为低位向本位的进位， 为本位和， 为本位向高位的i、 1i iSiC进位根据表达式，所设计电路如图题解 4.13 所示01234567B I N / O C TE N&Ci - 1BiAi421&Si17 4 1 3 8图 题解 4 . 1 3Ci4.15 写出图 P4.15 所示电路的输出最小项之和表达式M U X010123}G03F ( a , b , c , d )dc111ab1F ASC OC l=图 P 4 . 1 5题 4.15 解： ()()SabCIabIab＝O0()()D123COD(,)(1,569,0214)Fabcdm4.17 试完善图 4.47 所示电路设计，使电路输出为带符号的二进制原码题 4.17 解：由于加减器的输入均为二进制正数，所以，当 电路作加法时，输出一定为1S正，这时图 4.47 中的 表示进位。

当 时，电路作减法运算，电路实现 功能4C0S 2()PQ由例 4.15 分析可知，当 时， ，电路输出 即为原码；当2()PQ41C4321Y时， ，应将电路输出 取码，使其成为原码设电路符号位为 ，2()0PQ432Y F进位位为 ，可写出 和 的表达式为 ， 当 时，须对 取码5ZF5Y4FS54F4321Y所设计电路如图题解 4.17 所示SC OC IΣ1234ABΣ︷1234︷1234︷M U XE NG 1017 4 1 5 71111Q1Q2Q3Q4P1P2P3P47 4 8 3Y1Y2Y3Y4C0C4图 题解 4 . 1 7 C OC IΣ1234ABΣ︷1234︷1234︷7 4 8 3Z1= 1= 1= 1= 1&1&1Z2Z3Z4Z5F*4.19 试用两片 4 位二进制加法器 7483 和门电路设计一个 8421BCD 码减法器，要求电路输出为带符号的二进制原码7483 的逻辑符号如图 4.46(b)所示 （提示：BCD 码减法和二进制减法类似，也是用补码相加的方法实现，但这里的补码应是 10 的补，而不是 2 的补求补电路可用门电路实现）题 4.19 解：（解题思路）首先利用两片 4 位二进制加法器 7483 和门电路设计一个 BCD 码加法器（见例 4.16） 。

由于用加法器实现减法运算，须对输入的减数取 10 的补，另外，还须根据 BCD 码加法器的进位信号的状态来决定是否对 BCD 码加法器输出信号进行取补所设计的电路框如图题解 4.19 所示图中，A 为被减数，B 为减数，Y 为差的原码，G 为符号位com10s 为求 10 的补码电路，该电路可根据 10 的补码定义，通过列真值表，求逻辑表达式，然后用门电路或中规模组合电路（如译码器）实现bcdsum 为 BCD 码加法器，可利用例 4.16 结果，也可自行设计selcom10s 为判断求补电路，当 bcdsum 输出进位信号C 为 1 时，表示结果为正， ；当 C 为 0 时，表示结果为负， Y 应是 S 的 10 的补码，YS利用 com10s 电路和数据选择器，很容易完成该电路设计 （电路详解略）c o m 1 0 sb c d s u m s e l c o m 1 0 sABSC44 444Y图 题解 4 . 1 91G4.23 试用一片双 4 选 1 数据选择器 74HC4539 和一片 3 线-8 线译码器 74138 构成一个 3 位并行数码比较器要求：电路输入为两个 3 位二进制数，输出为 1 位，当输入两数相同时，输出为 0，不同时输出为 1。

数据选择器 74HC4539 功能表见图 4.34(b)所示，译码器 74138 功能表如表 4.6 所示题 4.23 解：首先将双 4 选 1 数据选择器 74HC4539 连接成 8 选 1 数据选择器，如图 4.36 所示8 选 1 数据选择器和 3 线-8 线译码器 74138 构成的并行数码比较器如图题解 4.23 所示图中， 和 为两个需比较的二进制数，A 被加到数据选择器的地址20A210B输入端，B 被加到译码器的输入端，容易看出，当 时，数据选择器的输210210AB出 ；当 时， F210210F 图 题解 4 . 2 3M U X012G0701234567E NY}01234567B I N / O C TE N&42110 2A10F4.25 试用一片 4 位数值比较器 74HC85 构成一个数值范围指示器，其输入变量 ABCD 为8421BCD 码，用以表示一位十进制数 X当 X 5 时，该指示器输出为 1否则输出为074HC85 功能表如表 4.15 所示题 4.25 解：该题最简单的解法是利用 4 位数值比较器 74HC85 将输入的 8421BCD 码与 4 比较，电路图如图题解 4.25 所示。

图 题解 4 . 2 5 C O M P0123AB︷0123︷A > BA = BA BA = BA BA = BA B A BA = BA B A BA = BA B A < B010A = B︷ ︷︷ ︷ ︷ ︷A BA BA B3x03y0 3z0图 题解 4 . 2 73x0 3y03z0& & & & & &≥ 1&0f1f2f3f4f5f6f7f4.29 试用两片 74HC382ALU 芯片连成 8 位减法器电路74HC382 的逻辑符号和功能表如图 4.65 所示题 4.29 解：两片 74HC382ALU 芯片连成 8 位减法器电路如图题解 4.29 所示图中ALU（ 1）为低位芯片， ALU（2）为高位芯片，要实现减法运算，选。