文档详情

内存相关知识总结

m****
实名认证
店铺
PPT
7.42MB
约30页
文档ID:591632168
内存相关知识总结_第1页
1/30

内存设计相关知识总结RD中心SBC组 王海2021/3/111 内容n内存相关名词解释n内存种类n内存区别及信号描述n内存基本时序n内存设计nExample2021/3/112 1.名词解释nRAM:随机存储器nROM:只读存储器nSRAM:Static RAM 静态随机存储器,利用双稳态触发器保存信息nDRAM:Dynamic RAM 动态随机存储器,利用电容充放电保存信息,需要 不断的充电,也叫刷新(Refresh)nSDRAM:Synchronous DRAM 同步动态随机存储器,64位带宽,3.3V工作电压nDDR:Double Data Rate SDRAM 双倍速率同步动态随机存储器nDDR2: Double Data Rate2 SDRAM 4倍速率同步动态随机存储器nDDR3: Double Data Rate3 SDRAM 8倍速率同步动态随机存储器nSIMM:single inline memory module 单列直插内存模组,内存条两侧金手指提供相同信号,一次最高传输32bit数据nDIMM:dual inline memory module 双列直插内存模块,金手指两侧各自独立传输信号。

2021/3/113 n位宽:内存芯片颗粒的数据线位数,目前常用有x4,x8,x16三种nBANK:颗粒内部的存储阵列,一个阵列就是一个BANK,目前主要有4BANK和8BANKnRANK:处理器和内存能够进行一次完整的数据读取所需要的颗粒数目组成一个RANK如64位处理器,一次完整的数据读取分别需要16个x4,8个x8,16个x4的颗粒组成一个RANKnPAGE:在一个RANK中,相同逻辑地址的BANK(分属于不同颗粒)同一行地址所包含的列的存储单元数目称为一个PAGEn频率:如DDR2等效工作频率400/533/667/800对应实际时钟频率为100/133/166/200MHz2021/3/114 内存的仓库解释2021/3/115 168Pin SDRAM 两个卡口两个卡口240 pin DDR2 184Pin DDR 工作电压工作电压 3.3V工作电压工作电压 2.5V工作电压工作电压 1.8VDIMM内存条2. 内存种类2021/3/116 144Pin SDRAM工作电压工作电压 2.5V200 pin DDR200 pin DDR2工作电压工作电压 1.8V工作电压工作电压 3.3VSODIMM内存条2021/3/117 工作电压工作电压 2.5V172 pin DDRMicro-DIMM内存条用于笔记本工作电压工作电压 1.8V214 pin DDR22021/3/118 MINI Registered DIMM内存条用于笔记本工作电压工作电压 1.8V244 pin DDR22021/3/119 内存芯片及内存条生产内存芯片及内存条生产厂商厂商厂商网址厂商网址KINGMAX(胜创) nSDRAM (以时钟频率来命名)¨PC100¨PC133nDDR(DDR/DDR2/DDR3以数据传输率命名,单位 MB/s)¨PC 1600---〉 DDR200 (64bit×100MHz×2÷8=1600MB/s)¨PC 2100---〉 DDR266 (64bit×133MHz×2÷8=2128MB/s)¨PC 2700---〉 DDR333¨PC 3200 ---〉DDR400nDDR2¨PC2-4300---〉 DDR2 533¨PC2-5300---〉 DDR2-667¨PC2-6400---〉 DDR2 -800nDDR3¨PC3-6400---〉 DDR3 800¨PC3-8500---〉 DDR3-1066¨PC3-10600---〉 DDR3 -1333¨PC3-12800---〉 DDR3 -1600内存代码含义2021/3/1111   SDR DDR DDR2 DDR3 工作电压(V) 3.3 (LVTTL标准) 2.5 (SSTL2标准) 1.8 (SSTL_18) 1.5V CLOCK 频率(MHz) 66/100/133 100/133/167/200 100/133/167/200 100/133/167/200 数据传输率(MHz) 66/100/133 200/266/333/400 400/533/667/800 800/1066/1333/1600 密度(Mb)64/128/256/512256/512/1Gb256/512/1Gb/2Gb1Gb/2Gb位宽(bit) x4/x8/x16/x32 x4/x8/x16 x4/x8/x16x4/x8/x16BANK444/88Termination无无ODT (optional)ODT DATA￿Strobe无单端差分/单端差分/单端System Synchronization Master Reset 储存温度(摄氏度) (-55)-125 0-70 (-40)-85  0-85 (-40)-95 (-55)-100 封装  TSOP/FBGA TSOP/FBGA FBGA FBGA SDR/DDR/DDR2/DDR3区别3. 几种内存的区别及信号描述2021/3/1112 SDR信号描述Symbol Type Description1 A[n:0] I地址信号 BA0(A13)BA1(A12)IBANK片选与地址复用CLK I时钟CKE I时钟使能RAS# I行地址选通CS# I片选CAS# I列地址选通WE# I写使能DQM,DQML/DQMH IDQ Mask.写屏蔽 For x16:DQML/DQMHFor x8/x4:DQMDQ(x:0) I/O数据信号VCC/VCCQPowerVSS/VSSQ GND2021/3/1113 Symbol Type Description1 CK/CK# 差分时钟CKEI时钟使能CS#I片选RAS# CAS# WE# I行地址选通 列地址选通 写使能DMLDM/UDMIDQ Mask.写屏蔽 For x16:LDM/UDMFor x8/x4:DMBA0/BA1IBANK 片选A0—A13I地址线DQI/O数据线DQSLDQS/UDQSI/O数据选通For x16:LDQS/UDQSFor x8/x4:DQSVDDQ/VDD/VREF 电源VSSQ/VSS 地DDR信号描述2021/3/1114 DDR2信号描述信号描述CK/CK#CLOCK InputCKEClock EnableCS#RANK SelectODTOn die termination 可通过设置寄存器EMR(1)使能内部端接电阻RAS#,CAS#,WE#行选通,列选通,写输入使能DMUDM/LDMWrite data mask: DM for ×4 ×8UDM/LDM for ×16BA0-BA2BANK SELECTA0-A15Address input:提供行地址,列地址,读写命令的预充电位在预充电命令期间,A10为低,只对一个BANK充电;A10为高时,对所有BANK预充电DQData input/outputDQ S/DQ S#RDQ S/RDQ S#UDQ S/UDQ S#LDQ S/LDQS#Data strobe:×4 DQ S/DQ S#×8 DQ S/DQ S# RDQ S/RDQ S#(可配置为一对或两对选通)×16 UDQ S/UDQ S#(对应DQ8-DQ15) LDQ S/LDQ S#(对应DQ0-DQ7)VDDQ/VDDL/VDD/VREFPOWERVSSQ/VSSDL/VSSGND2021/3/1115 DDR3信号描述信号描述CK/CK#CLOCK InputCKEClock EnableCS#RANK SelectODTOn die termination 可通过设置寄存器EMR(1)使能内部端接电阻RAS#,CAS#,WE#行选通,列选通,写输入使能DMDMU/DMLWrite data mask: DM for ×4 ×8DMU/DML for ×16BA0-BA2BANK SELECTA0-A15Address input:提供行地址,列地址,读写命令的预充电位在预充电命令期间,A10为低,只对一个BANK充电;A10为高时,对所有BANK预充电BC#/A12Burst chopDQData input/outputTDQS, TDQS#Termination Data Strobe: for ×8ZQReference Pin for ZQ calibrationDQU, DQL, DQS,DQS#,DQSU,DQSU#,DQSL,DQSL#Data strobe:VDDQ/VDD/VREFDQ/VREFCAPOWERVSSQ/VSSGND2021/3/1116 4.内存基本时序Ä初始化Ä预充电ÄBANK激活Ä读写Ä预充电详细内容见JESD相关规范2021/3/1117 DDR2 内存基本时序(JESD79-2E)nDDR2 SDRAM内部有4个模式配置寄存器: MR/EMR(1)/EMR(2)/EMR(3)n向4个寄存器中写入相应的值,也就是命令,即配置了DDR2 SDRAM的工作参数。

n命令的写入是通过地址线和BA片选线实现BA2BA1BA0A13-A15A12A11A10A9A8A7A6A5A4A3A2A1A0向上述表格中信号写入不同的值即实现了对各个寄存器命令的写入2021/3/1118 n上电时,CKE=ODT=Low,VDD/VDDL/VDDQ来自同一Power Source,VTT<0.95V,VREF=VDDQ/2,待VDDQ>VDDQmin时,完成上电n启动时钟,在VDD/VDDL/VDDQ/VREF/VTT稳定后至少200us,CK/CK#稳定,执行NOP,并将CKE=Highn400us后,执行Precharge AllnEMRS to EMR(2).(BA0=BA2=Low,BA1=High)nEMRS to EMR(3).(BA2=Low,BA0=BA1=High)nEMRS—〉使能DLLnMRS—〉reset DLLnPrecharge all.nAuto-refresh 2 or more.nMRS(A8=Low).初始化 DevicenOCD Calibration,exit OCD Calibration modenDDR2 SDRAM 初始化完成。

初始化2021/3/1119 BANK激活n激活BANK时:CAS#=WE#=High,CS#=RAS#=LownBA0-BA2:选择所要激活的BANKnA0-A15:确定所选择BANK的行地址n激活BANK之前,不能进行Read/Write操作n同一BANK在执行相邻的两个激活命令之间,必须进行一次预充电n几个时间的定义 tRAS:ACT to PRE Delay tRP: PRE to ACT Delay tRC:ACT to ACT Delay tRCD:ACT to RD(A) or WT(A) Delay(RAS# to CAS# Delay) CL:CAS# Latency2021/3/1120 Read/Write 具体时序可参考规范JESD79-2E内存读写可分为行有效和列读写两个部分,n行有效时序理解为:CKE有效(时钟有效)—>CS#有效(选择一个Rank)—>BA0,BA1有效(选择一个逻辑地址Bank)—>RAS#有效(行地址选通)—>A0-An有效(行地址有效)n列读写时序理解为:CKE有效(时钟有效)—>CS#有效(选择一个Rank)—>BA0,BA1有效(选择一个逻辑地址Bank)—>CAS#有效(列地址选通)—>A0-An有效(列地址有效)。

2021/3/1121 5.内存设计DDR2颗粒:256Mb/512Mb(4 BANK) 1Gb/2Gb/4Gb(8 BANK)目前公司内存设计模组主要有:nOn Board MemorynDIMM:168Pin(SDRAM) 184Pin(DDR) 240Pin(DDR2)nSODIMM:144Pin(SDRAM) 200Pin(DDR/DDR2)除此之外,还有用于笔记本的内存模组MicroDIMM:172Pin(DDR) 214Pin(DDR2)Mini Registered DIMM:244pin (DDR2 )设计模块2021/3/1122 内存设计主要信号:nCK/CK#:240Pin和184Pin DIMM有三个CLOCK差分输 入 ,SODIMM只有两个CLOCK输入根据内存颗粒的不同,每个CLOCK负载也不同nCS#:RANK片选,每个RANK对应一个独立的CS#信号nCKE:时钟使能,每个RANK对应一个独立的CKE信号。

nODT:On Die Termination ,每个RANK对应一个独立的 ODT信号nBS :BANK片选,每个通道对应一组BS片选,用于选择该通道上的BANK2021/3/1123 SPDnSPD是Serial Presence Detect(串行存在检测)的缩写是内存条上的一颗采用SOIC封装形式8针的EEPROM,容量为256字节SPD芯片内记录了该内存的许多重要信息,诸如内存芯片及模组的生产厂商、工作频率、工作电压、速度、容量、电压与行、列地址带宽等参数SPD信息一般都是在出厂前,由内存模组制造商根据内存芯片的实际参数写入到ROM芯片中计算机通过识别SPD的信息,配置内存运行的参数,我们可以通过硬件检测软件比如CPU-Z等检测SPD信息,来了解一个内存条的参数2021/3/1124 EEPROM Device Diagram:Pin Description:其中SDA/SCL为SMBus总线2021/3/1125 Device Type IdentifierChip Enable BitsR/W#SPDAddressb7b6b5b4b3b2b1b01010SA2SA1SA0010100000A010100010A210100100A410100110A6SPD 地址规定:Memory Device Identifier Number 为 10102021/3/1126 SPD相关技术文档2021/3/1127 EXAMPLE:256M x16 DDR2 1 RANK Unbuffer DIMM Design 2021/3/1128 x16 DDR2 2 RANK SODIMM Design 2021/3/1129 x8 DDR2 4RANK Register DIMM Design 2021/3/1130 。

下载提示
相似文档
正为您匹配相似的精品文档
相关文档