《数字电子技术教学课件作者第4版-杨志忠电子教案第4章》由会员分享，可在线阅读，更多相关《数字电子技术教学课件作者第4版-杨志忠电子教案第4章（87页珍藏版）》请在金锄头文库上搜索。
1、概 述,第 4 章 组合逻辑电路,组合逻辑电路中的竞争冒险,加法器和数值比较器,数据选择器与分配器,译码器,编码器,组合逻辑电路的分析和设计方法,本章小结,主要要求：,掌握组合逻辑电路和时序逻辑电路的概念。,了解组合逻辑电路的特点与描述方法。,4.1 概 述,一、组合逻辑电路的概念,指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。,数字电路根据逻辑功能特点的不同分为,指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。,二、组合逻辑电路的特点与描述方法,组合电路的描述方法主要有逻辑表达式、 真值表、卡诺图和逻辑图等。,主要要求：,理解组合
2、逻辑电路分析与设计的基本方法。,熟练掌握逻辑功能的逻辑表达式、真值表、 卡诺图和逻辑图表示法及其相互转换。,4.2 组合逻辑电路的 分析方法和设计方法,一、组合逻辑电路的基本分析方法,分析思路：,基本步骤：,根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能。,例 分析下图所示逻辑 电路的功能。,解：,(1)写出输出逻辑函数式,Y,Y1,(3)分析逻辑功能,根据异或功能可列出真值表如右表；也可先求标准与或式，然后得真值表。后者是分析电路的常用方法，下面介绍之。,通过分析真值表特点来说明功能。,A、B、C 三个输入变量中，有奇数个 1时，输出为 1，否则输出为 0。因此，图示电路
3、为三位判奇电路，又称奇校验电路。,初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。,由 Si 表达式可知，当输入有奇数个 1 时，Si = 1，否则 Si = 0。,例 分析下图电路的逻辑功能。,解：,(2)列真值表,(1)写出输出逻辑函数式,由 Ci-1 表达式可画出其卡诺图为：,可列出真值表为,(3)分析逻辑功能,将两个一位二进制数 Ai 、Bi 与低位来的进 位 Ci-1 相加，Si 为本位和，Ci 为向高位产生的 进位。这种功能的电路称为全加器。,二、组合逻辑电路的基本设计方法,设计思路：,基本步骤：,分析给定逻辑要求，设计出能实现该
4、功能的组合逻辑电路。,分析设计要求并列出真值表求最简输出逻辑式画逻辑图。,首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值 0 ，何时取值1) 。然后分析输出变量和输入变量间的逻辑关系，列出真值表。,根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。,下面通过例题学习 如何设计组合逻辑电路,(一)单输出组合逻辑电路设计举例,例 设计一个A、B、C三人表决电路。当表决某个提案时， 多数人同意，则提案通过，但A具有否决权。用与非门实现。,解：,(1)分析设计要求，列出真值表,设 A、B、
5、C 同意提案时取值为 1，不同意时取值为 0；Y 表示表决结果，提案通过则取值为 1，否则取值为 0。可得真值表如右。,(2)化简输出函数,Y=AC+AB,用与非门实现,，并求最简与非式,(3)根据输出逻辑式画逻辑图,(二)多输出组合逻辑电路设计举例,解：,(2) 求最简输出函数式,Ci = Ai Bi,(3) 画逻辑图,例 试设计半加器电路。,将两个 1 位二进制数相加，而不考虑低位进位的运算电路，称为半加器。,(1)分析设计要求， 列真值表。,半加器电路能用与非门实现吗？,用与非门实现的半加器电路为,主要要求：,理解编码的概念。,理解常用编码器的类型、逻辑功能和使用方法。,4.3 编码器,
6、一、编码器的概念与类型,编码,将具有特定含义的信息编成相应二进制代码的过程。,实现编码功能的电路,编码器(即Encoder),用 n 位二进制数码对 2n 个输入信号进行编码的电路。,二、二进制编码器,由图可写出编码器的输出逻辑函数为,由上式可列出真值表为,原码输出,被编信号高电平有效。,8 线 3 线编码器,三、二十进制编码器,将 0 9 十个十进制数转换为二进制代码的电路。又称十进制编码器。,原码输出,10 线 4 线编码器,被编信号 高电平有效,为何要使用优先编码器？,四、优先编码器 (即 Priority Encoder),允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输
7、出的电路。,普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱。,二 - 十进制优先编码器 CT74LS147,反码输出,依 次 类 推,主要要求：,理解译码的概念。,掌握二进制译码器 CT74LS138 的逻辑功能和 使用方法。,4.4 译码器,理解其他常用译码器的逻辑功能和使用方法。,掌握用二进制译码器实现组合逻辑电路 的方法。,一、译码的概念与类型,译码是编码的逆过程。,将表示特定意义信息的二进制代码翻译出来。,实现译码功能的电路,译码器(即 Decoder),二、二进制译码器,将输入二进制代码译成相应输出信号的电路。,译码输出高电平有效,译码输出低电平有效,(一) 二进制译
8、码器举例,(一) 二进制译码器举例,(一) 二进制译码器举例,输出逻辑函数表达式,(一) 二进制译码器举例,输出逻辑函数表达式,译码输出信号高电平有效,二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。,(一) 二进制译码器举例,由与非门组成的 译码输出高电平有效的 3位二进制译码器。,( 二 ) 3 线 8 线译码器 CT74LS138 简介,(二) 3 线 8 线译码器 CT74LS138 简介,8 个译码输出端 低电平有效。,3 位二进制码输入端，从高位到低位依次为 A2、A1 和 A0 。,允许译码器工作,禁止译码,0,0,输
9、出逻辑函数式,译出了8个最小项的反函数，即8个输出为与非式。,( 三 ) 译码器的扩展,(三)译码器的扩展,例如 两片 CT74LS138 组成的 4 线 16 线译码器。,低 3 位码从各译码器的码输入端输入。,该STA不用，应接有效电平 1 。,作 4 线 16 线译码器使能端，低电平有效。,16 个译码输出端,CT74LS138 组成的 4 线 16 线译码器工作原理,低位片,高位片,将 BCD 码的十组代码译成 0 9 十个对应输出信号的电路，称为二十进制译码器，又称 4 线 10 线译码器。,三、二十进制译码器,8421BCD 码输入端，从高位到低位依次为 A3、A2、A1 和 A0
10、 。,10 个译码输出端， 低电平 0 有效。,0,0,0,1,输出 、 不用，并将A4用作使能端时，可用作3 线-8 线译码器。,四、数码显示译码器,将输入的 BCD 码译成相应输出信号，以驱动显示器显示出相应数字的电路。,(一) 数码显示译码器的结构和功能示意,(二)数码显示器简介,数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器(LED)和液晶显示器(LCD)等。它们由七段可发光的字段组合而成。,1. 七段半导体数码显示器(LED),显示的数字形式,VCC +5 V,串接限流电阻,a g 和 DP 为低电平时才能点亮相应发光段。,a g 和 DP 为高电平 时才
11、能点亮相应发光段。,共阳接法数码显示器需要配用输出低电平有效的译码器。,共阴接法数码显示器需要配用输出高电平有效的译码器。,即液态晶体,2. 液晶显示器(LCD),点亮七段液晶数码管的方法与半导体数码管类似。,液晶显示原理：无外加电场作用时，液晶分子排 列整齐，入射的光线绝大部分被反射回来，液晶呈透 明状态，不显示数字；当在相应字段的电极上加电压 时，液晶中的导电正离子作定向运动，在运动过程中 不断撞击液晶分子，破坏了液晶分子的整齐排列，液 晶对入射光产生散射而变成了暗灰色，于是显示出相 应的数字。当外加电压断开后，液晶分子又将恢复到 整齐排列状态，字形随之消失。,3. 七段显示译码器,消隐控
12、制端，低电平有效。,8421 码输入端,译码驱动输出端，高电平有效。,允许数码显示,伪码,相应端口输出有效电平 1，使显示相应数字。,输入BCD 码,禁止数码显示,显示译码器与共阴极数码管的连接图,显示译码器与共阳极数码管的连接图,五、 用译码器实现组合逻辑函数,由于有 A、B、C 三个变量，故选用 3 线 - 8 线译码器。,解：,(1) 根据逻辑函数选择译码器,例 试用译码器和门电路实现逻辑函数,选用 3 线 - 8 线译码器 CT74LS138， 并令 A2 = A，A1 = B，A0 = C。,(2) 将函数式变换为标准与 - 或式,(3)根据译码器的输出有效电平确定需用的门电路,(4
13、)画连线图,例 试用译码器实现全加器。,解：,(1)分析设计要求，列出真值表,设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 。输出本位和为 Si ，向高位的进位数为 Ci 。,列出全加器的真值表如下：,(3)选择译码器,选用 3 线 8 线译码器 CT74LS138。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。,(2)根据真值表写函数式,(4)根据译码器的输出有效电平确定需用的门电路,(5)画连线图,主要要求：,理解数据选择器和数据分配器的作用。,理解常用数据选择器的逻辑功能及其使用。,掌握用数据选择器实现组合逻辑电路的方法。,4.5 数据选择器和数据分配器,一、数
14、据选择器和数据分配器的作用,数据选择器: 根据地址码的要求，从多路输入信号中 选择其中一路输出的电路.,又称多路选择器(Multiplexer，简称MUX)或多路开关。,多路输入,一路输出,地址码输入,Y=D1,D1,常用 2 选 1、4 选 1、8 选 1和 16 选 1 等数据选择器。,数据选择器的输入信号个数 N 与地址码个数 n 的关系为 N = 2n,数据分配器: 根据地址码的要求，将一路数据 分配到指定输出通道上去的电路。,Demultiplexer，简称DMUX,一路输入,多路输出,地址码输入,Y1 = D,D,二、数据选择器的逻辑功能及其使用,1. 双 4 选 1 数据选择器
15、CC14539,CC14539逻辑功能示意图,两个数据选择器的公共地址输入端。,数据选择器 1 的数据输入、使能输入和输出端。,数据选择器 2的数据输入、使能输入和输出端。,使能端低电平有效,数据选择器 2 的逻辑功能同理。,1,1,1,1,0,0,0,1,1,0,1,1,0,1,0,0,0,0,1,0,1,1,1,0,0,0,0,1,0,0,1,1,0,0,0,0,0,0,0,0,0,1,1Y,1D0,1D1,1D2,1D3,A0,A1,1ST,输出,输 入,CC14539 数据选择器 1 真值表,1D0,1D1,1D2,1D3,D1,D2,Y,D3,ST,A1,A0,D0,4 选 1 数据选择器逻辑图,双4 选 1 数据选择器输出逻辑表达式,CC14539 数据选择器输出函数式,2. 8 选 1 数据选择器 CT74LS151,CT74LS151的逻辑功能示意图,使能端，低电平有效,地址信号输入端,8 路数据 输入端,互补输出端,CT74LS151 输出函数表达式,= m0D0+ m1D1+m2D2+ m3D3+ m4D4+m5D5+ m6D6+ m7D7,三、用数据选择器实现组合逻辑函数,由于数据选择器在输入数据全部为 1 时，输出为 地址输入变量全体最小项的和。,例如 4 选 1 数据选择器的输出Y = m0 D0 + m1 D1+ m2 D2+ m3
