《单片机原理与C51基础 教学课件 ppt 作者 赵丽清 第8章》由会员分享，可在线阅读，更多相关《单片机原理与C51基础 教学课件 ppt 作者 赵丽清 第8章（128页珍藏版）》请在金锄头文库上搜索。
1、第8章80C51单片机并行系统扩展技术,第8章目录,8.180C51系列单片机的并行系统扩展概述 8.1.180C51系列单片机的并行系统扩展能力 8.1.2地址的锁存 8.1.3存储器空间地址 8.2外部存储器的扩展方法 8.2.1程序存储器的扩展 8.2.2数据存储器的扩展 8.2.3数据存储器和程序存储器的统一编址 8.3外部I/0口的扩展方法 8.3.1对I/O口的编程指令 8.3.2简单并行I/O接口扩展 8.3.381C55可编程I/O接口及扩展技术 8.3.482C55可编程接口电路的扩展,8.1 并行系统扩展概述,80C51系列单片机其芯片内部集成了计算机的基本功能部件，如CP
2、U、RAM、ROM、并行和串行I/O口以及定时/计数器，使用非常方便。 对于小型的控制及检测系统，利用单片机自身的硬件资源就够了，但对于一些较大的应用系统，往往还需要扩展一些存储器、及并行口等外围芯片，以补充单片机硬件资源的不足。,8.1 并行系统扩展概述,8.1.180C51系列单片机的并行系统扩展能力 80C51单片机的地址线有P2口和P0口提供，共16位，故其片外可扩展的存储器最大容量为64KB，地址为0000HFFFFH。由于51单片机访问片外数据存储器和程序存储器的指令及控制信号不同，故允许两者地址重合。 80C51单片机没有专门对外部扩展的I/O口、A/D、D/A芯片的操作指令，都
3、借用对外部RAM的操作指令MOVX来实现对这些外部扩展芯片的控制。即每一个I/O口相当于一个RAM存储单元，CPU如同访问外部数据存储器一样访问扩展I/O口，对其进行读写操作。,8.1 并行系统扩展概述,8.1.2地址的锁存 1、锁存的作用 80C51系列单片机以三总线(地址总线、数据总线、控制总线)方法外扩展存储器及外部I/O口芯片时，数据总线（D7D0）和地址总线（A7A0）低8位通过P0口分时输出，地址总线的高8位（A15A8）通过P2口输出。 P0口采用分时复用的方法： CPU先从P0口输出低8位地址，从P2口输出高8位地址，从而利用PO口线和P2口线的高低电平的状态来确定具体访问的存
4、储器空间位置，再从P0口读写数据。所以，只有通过地址锁存器把P0口首先输出的低8位地址锁存起来，才能实现PO口的复用功能。单片机的ALE引脚一般与锁存器的控制信号G相连接，在ALE的下降沿P0口的低8位地址信号进入锁存器，锁存器输出作为地址总线低8位的A7A0。,8.1 并行系统扩展概述,8.1.2地址的锁存 2、锁存器 74LS373和74LS573等TTL芯片常用来完成上述的地址锁存功能。两者功能一样，只是芯片引脚的排列不同，用户可以根据印刷电路板的布线需要选用。它们都是带有三态门的、双列直插20引脚的8D锁存器。 74LS373其引脚图如图8-1所示，其内部结构图如图8-2所示。,图8-
5、174LS373引脚图图8-274LS373结构图,8.1 并行系统扩展概述,8.1.2地址的锁存 2、锁存器 74LS373的引脚符号和功能如下： (1)D7D0：三态门输入端。 (2)Q7Q0：三态门输出端。 (3)GND：接地端。 (4)VCC：电源端。 ：三态门使能端。，三态门输出为标准TTL电平；=1，三态门输出高阻态。 (6)G：8D锁存器控制端。当G=1时，锁存器处于透明工作状态，即锁存器的输出状态随数据输入端的变化而变化，即Qi=Di(i=1，28)。当G端由1变0时，数据被锁存起来，此时输出端Qi不再随输入端的变化而变化，而一直保持锁存前的值不变。G端可直接与单片机的锁存控制
6、信号端ALE相连，在ALE的下降沿进行地址锁存。,8.1 并行系统扩展概述,8.1.2地址的锁存 2、锁存器 74LS373的逻辑功能表见表8-1。图8-3是使用74LS373芯片作为80C51系列单片机P0口的低8位地址锁存器的连接方法。,表8-174LS373的逻辑功能表,图8-374LS373与80C51,8.1 并行系统扩展概述,8.1.3存储器空间地址 无论ROM和RAM哪种存储器芯片只要连接在系统中，单片机对其任意一个单元操作都需要先确定其地址空间。如某11根地址线的存储器芯片，其地址空间为2KB，如果系统中只有这一片芯片，那其地址范围可以是（0000H07FFH）。当系统中扩展的
7、存储器芯片多于一片时，对于同一种类（如：RAM）存储器的每一个单元必须具有唯一的地址.,8.1 并行系统扩展概述,8.1.3存储器空间地址 学校只有一座2KB个房间的宿舍楼，没有教学楼，则给宿舍的各个房间编号的方法非常简单，只需要从0000H开始编写到07FFH结束即可。只有一座教学楼无宿舍楼的情况相同。 但如果同时有一座2KB的教学楼和一座2KB宿舍楼其地址都可以从0000H开始编写到07FFH。虽然二者地址形式重叠，但是访问ROM和RAM的控制总线不同、指令不同，因此CPU完全能够准确区分二者。 但是对于有两座或两座以上宿舍楼、教学楼的情况就要重新讨论了。 假设一个学校有两座相同的宿舍楼，
8、其每个楼有2KB个宿舍。那么在我们的生活经验中，会采用把其分成A、B座的方法。在单片机中也是采用这样的思路。 一般我们习惯于让其与单片机的P2.2P2.0和P0.7P0.0低11位地址（即单片机的地址线A10A0）连接； 将单片机剩下的P2.7P2.3地址线（即单片机的地址线A15A11）留下来承担区别芯片的任务，即完成片选功能。扩展芯片的片选方法分为线选法和译码法两种类型。,8.1 并行系统扩展概述,8.1.3存储器空间地址 1、线选法 所谓线选方式，就是把一根高位地址线直接连到某个存储器芯片的片选端。 【例8-1】现有2K*8位存储器芯片，需扩展8K*8位存储结构，要求采用线选法进行扩展。
9、 解：扩展8KB的存储器结构需2KB的存储器芯片4片。2KB的存储器共11根地址线与单片机P2口的低3位(P2.2、P2.1、P2.0)和PO口连接。单片机的P2.3、P2.4、P2.5、P2.6分别与4个芯片的片选端连接，如图8-4所示。,8.1 并行系统扩展概述,8.1.3存储器空间地址 1、线选法,图8-4用线选方式实现片选,8.1 并行系统扩展概述,8.1.3存储器空间地址 1、线选法 图8-4中： 地址线A10A0实现片内寻址，地址空间为2KB； 用4根高位地址线P2.3、P2.4、P2.5、P2.6与4个芯片的端相连，实现片选，均为低电平有效。（P2.5、P2.6中有一根地址线为低
10、电平时，其余三根地址线必须为高电平，即同类存储器每次只能有一个芯片被选中工作）。 现假设剩下的一根高位地址线A15接为低电平，这样可得到如表8-2所示的四个芯片的地址分配。,8.1 并行系统扩展概述,8.1.3存储器空间地址 1、线选法,8.1 并行系统扩展概述,8.1.3存储器空间地址 1、线选法 可以看出，四个芯片的片内寻址A10A0都是从00（共11位），到11（共11位），为2KB空间，而依靠不同的片选信号高位地址线A14、A13、A12、A11中的某一根为0，来区分这四个芯片的地址空间。 线选方式的电路连接简单，其缺点：芯片的地址空间相互之间可能不连续（如图8-4所示的情况），不能充
11、分利用微处理器的内存空间。其原因是，用做片选信号的高位地址线的信号状态得不到充分利用。,8.1 并行系统扩展概述,8.1.3存储器空间地址 1、线选法 以图8-4为例，当A11为低电平选通芯片1时，此时A14、A13、A12必须为高电平，然而A15的电平可高可低。这样对于芯片，实际上存在2个地址空间，它们是7000H77FFH和F000HF7FFH。 同理，其它三个芯片也各有2个地址空间。对于地址重叠现象，编程者清楚即可，任意选定其中一个地址空间供编程用皆可。,8.1 并行系统扩展概述,8.1.3存储器空间地址 2、译码法 采用译码方式编址可以克服线选方式的缺点，它通过译码器将高位地址线的状态
12、译码，然后用译码器输出信号来选通相应的存储器芯片。常用的译码器有74LS139、74LS138等。 (1). 74LS139译码器 74LS139为双2线-4线译码器。这两个译码器完全独立，分别有各自的数据输入端、译码状态输出端以及数据输入允许端。表8-3(只给出一组)为74LS139译码器的真值表。其引脚见图8-5。,8.1 并行系统扩展概述,8.1.3存储器空间地址 2、译码法,8.1 并行系统扩展概述,8.1.3存储器空间地址 2、译码法 【例8-2】现有2K*8位存储器芯片，需扩展8K*8位存储结构，要求采用译码法进行扩展。 解：扩展8KB的存储器结构需2KB的存储器芯片4片。2K的存
13、储器共11根地址线与单片机P2口的低3位(P2.2、P2.1、P2.0)和PO口连接。P2.3、P2.4作为二-四译码器的译码地址，译码输出作为扩展4个存储器芯片的片选信号，P2.5、P2.6、P2.7悬空。扩展连线图如图8-6所示。,8.1 并行系统扩展概述,8.1.3存储器空间地址 2、译码法,图8-6 74LS139译码法实现片选,8.1 并行系统扩展概述,8.1.3存储器空间地址 根据译码器的逻辑关系和存储器的片内寻址范围，当未用的三位都取低电平0时，可以得到4个芯片的地址空间如表8-4所示：,8.1 并行系统扩展概述,8.1.3存储器空间地址 （2）、74LS138译码器 74LS1
14、38译码器属于3线-8线译码器，有3个数据输入端，经译码产生8种状态。真值表见表8-5。由表8-5可见，当译码器的输入为某一固定编码时，其输出仅有一个固定的引脚输出为低电平，其余的为高电平。输出为低电平的引脚就作为某一存储器芯片的片选信号，引脚如图8-7所示。,8.1 并行系统扩展概述,8.1.3存储器空间地址 （2）、74LS138译码器,图8-7 74LS138译码器引脚图,8.1 并行系统扩展概述,8.1.3存储器空间地址 （2）、74LS138译码器 【例8-3】 要扩8片8KB的存储器芯片，如何通过74LS138把64KB空间地址分配给各个芯片？ 解:由74LS138真值表可知，把G
15、1接到+5V，接地 P2.7、P2.6、P2.5（高3位地址线）分别接74LS138的C、B、A端，由于对高3位地址译码，这样译码器有8个输出，分别接到8片存储器的各“片选”端，实现8选1的片选。低13位地址A12A0（P2.4P2.0，P0.7P0.0）完成对选中的8KB存储器中的各个存储单元的“单元选择”。这样就把64KB存储器空间分成8个8KB空间了。连接线见图8-8。,8.1 并行系统扩展概述,8.1.3存储器空间地址,图8-8 74LS138划分存储器地址,译码方式的优点是： 存储器芯片的地址空间连续，且唯一确定，不存在地址重叠现象，能够充分利用内存空间；当译码器输出端留有空余时，便
16、于继续扩展存储器或其他外围器件。其缺点是电路连接复杂一些。,8.2 外部存储器的扩展方法,8.2.1程序存储器的扩展 80C51单片机片内有4KB ROM，对于较大的系统若4KB不够用，需在片外扩展程序存储器。外部扩展程序存储器的类型可以是EPROM、E2PROM或Flansh ROM，其中使用较多EPROM。 1、单片EPROM程序存储器的扩展方法 （1）.常用EPROM的芯片及引脚 EPROM常用的是27系列产品，如：2716(2KB)、2764(8KB)、27128(16KB)、27256(32KB)、27512(64KB)。 型号27后面的数字是该芯片的位存储容量。如2764中64表示该芯片的位存储容量是64Kbit，该数值除以8所得即是该ROM能存放程序的K字节数，因此2764芯片的容量为8KB(B表示字节单位)。 图8-9是这些芯片的引脚图。,8.2 外部存储器的扩展方法,8.2.1程序存储器的扩展 （1）.常用EPROM的芯片及引脚,8.2 外部存储器的扩展方法,8.2.1程序存储器的扩展 （1）.常用EPROM的
