《数字电子技术与实训教程 教学课件 ppt 作者 郭健华 第3章》由会员分享，可在线阅读，更多相关《数字电子技术与实训教程 教学课件 ppt 作者 郭健华 第3章（67页珍藏版）》请在金锄头文库上搜索。
1、第3章 触发器与时序逻辑电路,3.1 触 发 器 3.2 时序逻辑电路,本章介绍触发器和时序逻辑电路，它们是数字电路的重要内容。触发器是数字电路的重要单元电路，与门电路不同，它具有记忆功能。本章首先介绍触发器的特点，然后讲述基本RS触发器及其逻辑功能描述方法和动作特点，接着讲述钟控RS触发器、主从触发器、边沿触发器的电路结构和动作特点，最后介绍触发器的合理选用。 在时序逻辑电路一节中，首先从逻辑功能和电路结构上阐明时序逻辑电路的特点、分类、描述方法和分析方法。然后介绍各种计数器及其应用，最后介绍寄存器及其应用。,3.1 触 发 器,3.1.1概述 触发器是数字电路中广泛应用的能够记忆一位二值信
2、号的基本逻辑单元电路。触发器具有两个能自行保持的稳定状态，用逻辑1和0表示，所以又叫做双稳态电路，在不同的输入信号作用下其输出可以置成1态或0态，而且当输入信号消失后，触发器的新状态将保持下来。,根据电路结构的不同，触发器可以分为基本RS触发器和钟控触发器两大类。在钟控触发器中，又有电平触发的触发器和边沿触发器两类。电平触发方式的触发器有钟控RS触发器和主从结构触发器；边沿触发方式的触发器有维持阻塞触发揣、利用门电路传输延迟时间的边沿触发器、利用CMOS传输门的边沿主从触发器等。这些不同的电路结构带来了不同的动作特点，掌握这些动作特点对于正确使用这些触发器十分重要。,根据逻辑功能的不同，触发器
3、又可分为RS触发器、JK触发器、D触发器、T和T触发器等。触发器的逻辑功能常用特性表、特性方程、状态转换图和时序图来表示。 触发器是构成时序逻辑电路的必不可少的基本部件。本节将介绍各种触发器的结构、逻辑功能，以及如何正确选用触发器。,3.1.2基本RS触发器 1.基本RS触发器的电路组成 基本RS触发器是构成各种功能触发器的最基本单元。图3.1(a)所示是由两个与非门组成的基本RS触发器 。,图3.1基本RS触发器,2.逻辑功能分析 基本RS触发器的输出与输入之间的逻辑关系可分为如下4种情况。 (1) 触发器置1 (2) 触发器置0 (3) 保持状态不变 (4) 触发器状态不确定,3.逻辑功能
4、描述 触发器的逻辑功能，可以用它的特性表、特性方程、状态转换图及时序图来描述。 4.基本RS触发器的工作特点,3.1.3钟控RS触发器 在数字电路中，通常为满足各触发器动作在时间上同步的要求，希望触发器的输入信号仅在特定的时间起作用，为此，在基本触发器的输入端增设一级同步信号控制的触发导引电路，使触发器的状态只有在同步信号到达时才会翻转，此同步信号称为时钟脉冲信号，用CP(ClockPulse)表示。这类受时钟信号控制的触发器称为钟控触发器，又称为同步触发器。,钟控触发器有4种触发方式(所谓触发方式，是指在时钟脉冲CP的什么时刻触发器的输出状态可能发生变化)。为了区别这4种触发方式，常在触发器
5、逻辑符号图的CP端画上不同的标记，如图3.7所示。4种触发方式又可归纳为电平触发方式和边沿触发方式两类。,图3.7钟控触发器的触发方式,1.电路组成和工作原理 钟控RS触发器的内部电路如图3.8(a)所示。图3.8(b)是钟控RS触发器的逻辑符号。,图3.8钟控RS触发器,2.逻辑功能描述 状态转换图及波形图分别如图3.9、3.10所示。,图3.9钟控RS触发器的状态转换图,图3.10钟控RS触发器的波形图,3.1.4主从RS触发器 为了克服空翻现象，采用了具有存储功能的触发导引电路，从而构成主从结构式的触发器。 1.主从RS触发器 主从RS触发器的结构如图3.11所示。,图3.11主从RS触
6、发器,主从RS触发器与同步RS触发器在逻辑功能表示的区别仅在于触发方式。特性方程和特性表除时钟外都一致。 图3.12所示是主从RS触发器的波形图。,图3.12主从RS触发器的波形图,2.主从JK触发器 为避免主从RS触发器因S、R存在约束条件而造成使用不方便，及输出可能出现的“不确定”状态，推出了主从JK触发器。 如图3.13(a)所示。,图3.13主从JK触发器,JK触发器不仅克服了RS触发器存在约束条件的缺点，同时还增加了“翻转”这个功能，它是逻辑功能最完善的触发器。 主从JK触发器的主触发器仍然是电平触发，为了稳定可靠地工作，应保证CP=1期间，J和K的状态维持不变，否则会产生所谓的“一
7、次翻转现象”，造成逻辑功能混乱。,3.1.5边沿触发器 电平触发的钟控触发器有空翻现象，主从触发器虽克服了空翻现象，但主触发器仍属电平触发，有一次翻转现象，抗干扰能力不强。边沿触发器不仅克服了空翻现象，而且仅在时钟CP的上升沿或下降沿时刻才对输入信号响应，它的抗干扰能力是最强的。边沿触发器有CP上升沿(前沿)触发和CP下降沿(后沿)触发两种形式。,1.维持阻塞结构的D触发器 维持阻塞结构的触发器是一种能有效地克服空翻的触发器。所谓维持阻塞，就是利用反馈脉冲的作用来防止空翻。国产TTL集成电路中的D型触发器全部采用维持阻塞结构。 维持阻塞D触发器的电路如图3.14(a)所示，图3.14(b)、3
8、.14(c)、3.14(d)分别为逻辑符号、状态转换图及波形图。,2.利用门电路传输延迟时间的边沿JK触发器 图3.15(a)是利用内部各个门电路之间的传输延迟时间差异而构成的JK边沿触发器，图3.15(b)为逻辑符号。,图3.15利用门电路传输延迟时间的边沿JK触发器,图3.16是下降沿触发的边沿JK触发器和主从JK触发器在同样的现态和同样的输入信号作用下的时间波形对比示意图。 利用传输延迟时间的下降沿触发的JK触发器不会产生空翻现象，也没有所谓的一次翻转现象，它的抗干扰性能强，工作速度也较高，是一种性能优良用途广泛的触发器。,图3.16边沿JK触发器和主从JK触发器工作波形对比图,3. C
9、MOS传输门构成的边沿D触发器 CMOS边沿触发器具有功耗低、输入阻抗高、抗干扰能力强、电源适应范围宽、电路结构简单等优点，被广泛地运用于数字电路系统中。 图3.17(a)是利用CMOS传输门的作用实现边沿控制的主从结构D触发器(CC4013)的电路图，图3.17(b)为逻辑符号。,图3.17CMOS边沿主从D触发器,3.1.6触发器的逻辑功能分类及功能转换 前面几小节着重从电路结构上介绍了各种触发器，也相应地介绍了有关电路的逻辑功能。根据在CP控制下逻辑功能的不同，常把时钟控制的触发器分成RS、JK、D、T、T5种类型。,1.触发器按逻辑功能的定义 (1) RS触发器的定义 在CP操作下，根
10、据输入信号R、S情况的不同，凡是具有置0、置1和保持功能的电路，都叫做RS触发器。钟控RS触发器及主从RS触发器就属于这种类型。,(2) JK触发器的定义 在CP操作下，根据输入信号J、K情况的不同，凡是具有置0、置1、保持和翻转功能的电路，都称为JK触发器。主从JK触发器、边沿JK触发器都属于这种类型。 (3) D触发器的定义 在CP操作下，根据输入信号D情况的不同，凡是具有置0、置1功能的电路，都称为D触发器。维持阻塞D触发器便属于这种类型。,(4) T触发器的定义 在CP操作下，根据输入信号T情况的不同，凡是具有保持和翻转功能的电路，都叫做T触发器。 (5) T触发器的定义 在CP操作下
11、，只具有翻转功能的电路叫做T触发器。,2.触发器的功能转换 由于市面上出售的产品大多为JK触发器和D触发器，但在设计应用中，各种功能的触发器都会有所需求。此外，在学习时序电路时，也会遇到触发器逻辑功能的转型运用，为此，列举常用的功能转换电路。图3.18所示是JK触发器和D触发器的常用接法电路。,图3.18JK触发器和D触发器的常用接法电路,3.1.7触发器的合理选用 使用触发器时，应从逻辑功能、电路结构形式和制造工艺这3方面作出合理的选择。 1.从逻辑功能来选择触发器 若只要求触发器具备置0、置1的功能，则选D触发器；若要求触发器具有翻转和保持功能，则选用T触发器，但通常用JK触发器接成T触发
12、器使用。若只需翻转功能，则将JK触发器接成T触发器。,如果要求触发器具有置0、置1、保持功能，或兼有翻转功能，则应选用JK触发器。因为JK触发器包含了RS触发器的功能，所以JK触发器的品种较多，而RS触发器品种很少，故选用JK触发器完全可以满足对RS触发器性能的要求。,2.从触发器电路结构形式来选择 若触发器只用作寄存一位二值信号0和1，而且CP=1期间输入信号保持不变，则可以选用电平触发的同步RS结构的触发器，因为这种电路比较简单、价廉。如果要求触发器之间具有移位功能，则不能用电平触发电路，而必须用主从结构触发器或边沿触发器。因为电平触发电路存在空翻，是不能用在串行移位场合的。如果在CP为高
13、(或低)电平期间输入信号不够稳定或易接受干扰，则宜选用边沿触发器。,3.触发器工艺类型的选择 目前市面上出售的集成触发器产品从制造工艺讲大都属于TTL和CMOS两大类。 在选用触发器时还应明确触发器的逻辑功能和电路结构形式是两个不同的概念。,3.2 时序逻辑电路,3.2.1概述 逻辑电路分为两大类，一类是组合逻辑电路，其特点是任何时刻电路的输出仅取决于该时刻的输入；另一类是时序逻辑电路，其特点是任何时刻电路的输出不仅与该时刻的输入有关，而且还和电路的原来状态，即与电路过去的输入有关。因此，时序逻辑电路是一种有“记忆”功能的电路。,图3.19为时序逻辑电路的结构框图。由图中可以看出，时序逻辑电路
14、在结构上有两个特点。第一，时序电路通常包含组合逻辑电路和存储电路两部分，而存储电路是必不可少的，存储电路一般可以由触发器构成。第二，存储电路的输出反馈到组合逻辑电路的输入端，与外部输入信号一起共同决定组合逻辑电路的输出。,根据存储单元状态变化的特点，时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路两类。在同步时序逻辑电路中，所有存储单元状态的变化是在同一时钟脉冲作用下同时发生的；而在异步时序逻辑电路中，存储单元的状态变化不是同时发出的，而是有先有后的。,3.2.2时序逻辑电路的分析 分析时序逻辑电路的任务，就是根据给定的逻辑电路图，找出电路状态和输出变量在输入变量和时钟脉冲作用下的变化规律
15、，确定电路实现的逻辑功能。 上面提到，时序电路的逻辑功能可以用驱动方程、状态方程和输出方程来描述，因此，只要能写出给定逻辑电路的这3个方程，就能够求出在任意给定输入变量和电路状态下，电路的次态和输出值。,分析时序电路一般可按以下步骤进行。 (1) 根据给定的逻辑电路图，写出每个触发器的驱动方程(即触发器控制输入信号的逻辑函数式)。 (2) 将各个触发器的驱动方程代入相应触发器的特性方程，得到每个触发器的状态方程，即整个时序电路的状态方程。 (3) 根据逻辑图，写出电路的输出方程。,(4) 设定触发器的初态，代入电路的状态方程和输出方程，求出次态及输出值，列状态转换表。找出电路状态的转换规律和输
16、出的变化规律，至此，时序电路的分析任务已初步完成。 (5) 为了比较直观地显示分析结果，可由状态转换表画出状态转换图或时序图(即波形图)。 (6) 确定时序电路的逻辑功能和特点。,3.2.3计数器 所谓“计数”，就是统计脉冲个数。它是数字系统中用途广泛的基本逻辑部件。计数器不仅可以用来计数，还能用于分频、定时及数字运算等。,计数器的种类繁多，可从不同的角度可对计数器进行分类：按照计数脉冲引入方式的不同，可分为同步计数器和异步计数器；按照计数进制的不同，可分为二进制计算器和非二进制计数器。在非二进制计数器中，最常用的是十进制计数器。按照计数的增减趋势，可分为加法(递增)计数器、减法(递减)计数器和可逆(加减)计数器。,1.异步计数器 在异步计数器中，各触发器的时钟不是来自统一的时钟源，因此计数器各触发器不能同时翻转。分析异步计数器时，需要特别注意，只有时钟脉冲的有效沿到达时触发器才会翻转，即触发器状态的变更，取决于对应触发脉冲的有效沿是否到来。,(1) 异步二进制计数器 异步二进制加法计数器 图3.23(a)是用T触发器组成的3位二进制加法计数器，3.23(b)和3
