常用时序逻辑电路及其应用

上传人:san****019 文档编号:84176713 上传时间:2019-03-03 格式:PPT 页数:47 大小:991KB
返回 下载 相关 举报
常用时序逻辑电路及其应用_第1页
第1页 / 共47页
常用时序逻辑电路及其应用_第2页
第2页 / 共47页
常用时序逻辑电路及其应用_第3页
第3页 / 共47页
常用时序逻辑电路及其应用_第4页
第4页 / 共47页
常用时序逻辑电路及其应用_第5页
第5页 / 共47页
点击查看更多>>
资源描述

《常用时序逻辑电路及其应用》由会员分享,可在线阅读,更多相关《常用时序逻辑电路及其应用(47页珍藏版)》请在金锄头文库上搜索。

1、第10章 常用时序逻辑电路及其应用,10.1 寄存器 10.2 计数器,在数字电路中,用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码,存放n位二进制代码的寄存器,需用n个触发器来构成。 寄存器按照功能的不同,可分为数码寄存器和移位寄存器两大类。 具有接收数码、寄存数码、输出数码和清除数码功能的寄存器称为数码寄存器。这类寄存器根据接收数码的方式不同,可分双拍接收和单拍接收两种类型。数码寄存器只能并行送入数据,需要时也只能并行输出。,*10.1 寄存器,无论寄存器中原来的内容是什么,只要送数控制时钟脉冲C上升沿到来,加在并行

2、数据输入端的数据D0D3,就立即被送入寄存器中,即有:,10.1.1数码寄存器,(1)单拍工作方式基本寄存器,(2)双拍工作方式基本寄存器,清零。 时 ,异步清零。即有:,送数。 时,C上升沿送数。即有:,移位寄存器是一种不仅能存储数码,还能使寄存的数码移位的寄存器。移位指的是寄存器中所存放的数码,可以在移位脉冲作用下逐次左移或右移。 移位寄存器可分成单向移位寄存器和双向移位寄存器。 数据既可以并行输入、并行输出,也可以串行输入、串行输出,还可以并行输入、串行输出,串行输入、并行输出,十分灵活,用途也很广。,10.1.2 移位寄存器,(1)单向移位寄存器,(1)时钟方程:,(2)驱动方程:,由

3、逻辑图写出下列各逻辑方程式,1011,(3)状态方程:,(4)状态表:,(2)4位左移移位寄存器,(1)时钟方程:,(2)驱动方程:,(3)状态方程:,(4)状态表:,设输入1111,(3)集成双向移位寄存器74LS194,(1)启动信号为0时 M1=1,从而M1M0=11,寄存器并行输入Q0Q1Q2Q3=0111 (2)启动信号由0变为1时 因Q0=0, G1输出为1 ,从而M1M0=01,开始右移 在移位过程中,G1总有一个为0,因此输出为1,G2输出总为0,维持M1M0=01,移位循环下去,波形图,10.2 计数器,能够记忆输入脉冲个数的电路称为计数器。可用作分频、定时和运算。,分类:

4、按各触发器翻转情况的不同,分同步和异步计数器; 按数制 的不同,分二进制、十进制和任意进制计数器; 按计数过程中数字的增减分加法计数器、减法计数器和可逆计数器;,一般来说,几个状态构成一个计数循环,就称为几进制计数器。但二进制计数器例外,n位的二进制计数器共有2n个状态,如23=8个状态,故也称为八进制计数器。,在计数器中,各个触发器都受同一输入计数脉冲的控制,因此,它们状态的更新几乎是同时的,故被称为 “ 同步计数器 ”。,10.2.1 二进制计数器,10.2.1.1 同步二进制计数器,(2)驱动方程:,(1)时钟方程:,(3)状态方程:,(4)状态表,波形图,10.2.1.2 异步二进制计

5、数器,F0每输入一个时钟脉冲翻转一次, F1在Q0由1变0时翻转, F2在Q1由1变0时翻转。,状态方程:,驱动方程:,时钟方程:,C上升沿到来时翻转,Q0由0变1时翻转,Q1由0变1时翻转,(4)状态表,波形图,计数器的时钟脉冲只加至最低位触发器,其他各位触发器则由相邻低位触发器的输出Q来触发翻转,称为异步计数器。 从状态000开始,每来一个计数脉冲,计数器中的数值便加1,称为加法计数器; 输入8个计数脉冲时,构成一个计数循环,计满归零,所以该电路也可称为八进制计数器。,10.1.1.3 集成二进制计数器,-4位二进制同步加计数器74LS161,管脚功能 清零端 置数端 T、P工作状态控制端

6、;D0D3并行数据输入端 CO进位信号输出端;Q0Q3状态输出端,-4位二进制同步加计数器74LS161,电路从0000状态开始,连续输入15个计数脉冲后,电路将从1111状态返回到0000状态。,10.2.2 同步十进制计数器,10.2.2.1 同步十进制加法计数器,(2)驱动方程:,(1)时钟方程:,(3)状态方程:,(4)状态表,波形图,异步十进制加法计数器,(2)驱动方程:,(1)时钟方程:,(3)状态方程:,C下降沿到来时翻转,Q0由1变0时,Q1由1变0时,Q0由1变0时,(4)状态表,Q0下降沿,Q1下降沿,Q0下降沿,CP下降沿,波形图,10.2.2.2 集成十进制计数器,74

7、LS160 其管脚图、逻辑功能与74LS161相似,只是计数状态是按照十进制加法来计数的。,10.2.3 利用集成计数器构成N进制计数器,N进制计数器是指除二进制计数器和十进制计数器外的其他进制计数器,即每来N个计数脉冲,计数器状态重复一次。 1、反馈清零法构成任意进制计数器 当满足一定的条件时,利用计数器的复位端强迫计数器清零, 重新开始新一轮计数。 异步是指通过时钟触发器异步输入端(实现清零或置数),而与CP计数脉冲无关。 同步工作方式是指当CP计数脉冲到来时,才能完成清零或者置数的任务。,如:74161构成九进制计数器,74161在计数过程中有16个状态,正常循环是从0000到1111,

8、具有异步清零功能。 74161从0000开始计数,到第9个CP上升沿时,输出状态为1001,此时CR=0,立即使输出状态返回0000状态。此电路一进入1001状态,立即被置数0000状态,即1001状态仅在极短的瞬间出现。,2、集成计数器计数长度的扩展,如用现有的M进制集成计数器构成N进制计数器时,如果MN,只需一片M进制计数器;如果MN,则需多片M进制计数器;集成计数器一般都设置有级联的输入输出端,只要把它们连接起来,便可得到容量更大的计数器。,256进制计数器,50进制计数器,8421码60进制计数器,要求 1、掌握 RS、JK、D 触发器的逻辑功能; 2、会分析一般时序逻辑电路; 3、掌握二进制计数器、 十进制计数器的逻辑功能; 学会使用本章所介绍的各种集成电路;,本章考点: (1)触发器的逻辑功能应用及分析。 (2)时序逻辑电路的分析。 (3)时序逻辑电路与组合逻辑电路综合应用。,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号