ch4逻辑组合电路

《ch4逻辑组合电路》由会员分享，可在线阅读，更多相关《ch4逻辑组合电路（86页珍藏版）》请在金锄头文库上搜索。

1、1,第四章 组合逻辑电路,4.1概述 一、组合逻辑电路的特点 从功能上 从电路结构上,任意时刻的输出仅 取决于该时刻的输入,不含记忆（存储）元件,二、逻辑功能的描述,4.2.1 组合逻辑电路的分析方法,二、 步骤 1、 根据给定的逻辑电路图，写出逻辑表达式。 2、 化简逻辑函数表达式。 3、 根据化简以后的逻辑表达式列出真值表。 4、 分析该电路所具有的逻辑功能。 5、 对电路进行评价或改进。,一、 目的：对一个已知的逻辑电路，找出其输出与输入之间的逻辑关系，用逻辑函数描述它的工作，评定它的逻辑功能。,化简,得出结论（逻辑功能）。,组合逻辑电路图,写出逻辑表达式,4.2 组合逻辑电路的分析方法

2、和设计方法,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,从输入到输出逐级写出,例1,最简与或表达式,3,真值表,3,4,电路的逻辑功能,当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。,4,例2,例3,本图功能：二选一电路。,例4：,Z6,Z5,Z4,Z2,Z3,Z1,功能分析：输入有奇数个1时，输出为1，否则输出为0，该电路为奇偶校验器。若用异或门去实现该电路，只需两个异或门。,一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出函数式

3、三、选定器件类型 四、根据所选器件：对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD） 五、画出逻辑电路图，或下载到PLD 六、工艺设计,4.2.2 组合逻辑电路的设计方法,例1： 一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。,解：(1)分析设计要求，设输入输出变量并逻辑赋值；,输入变量：烟感A 、温感B，紫外线光感C； 输出变量：报警控制信号Y。 逻辑赋值：用1表示肯定，用0表示否定。,A,BC,1,1,1,0,1,01,00,

4、11,10,1,例2: 人类有四种基本血型A、B、AB、O型，输血者和受血者的血型必须符合一定的原则（如图），试用与非门设计一个检验输血者和受血者血型是否符合的电路。,输血者血型 受血者血型,AB,B,B,A,A,AB,O,O,解：（1）逻辑抽象 输血者的血型用ab表示， 受血者的血型用cd表示。 00A型 01B型 10AB型 11O型 符合规定1 不符合规定0,00,00,01,01,11,11,10,10,输血者血型 受血者血型,AB,B,B,A,A,AB,O,O,输血者的血型用ab表示，受血者的血型用cd表示。 00A型 01B型 10AB型 11O型 符合规定1 不符合规定0,00,

5、00,01,01,11,11,10,10,（2）列出真值表，写逻辑函数式,c,b,1,1,1,1,d,1,1,1,1,1,a,00,01,11,10,00,01,11,10,（3）逻辑函数变换成与非式,（4）画出逻辑电路图,例3: 用与非门设计一个一位十进制数的数值范围指示器，电路的输入A、B、C、D是一位8421BCD码，要求当X5时，输出F=1，否则F=0，该电路能实现四舍五入。,例4：设计一个监视交通信号灯状态的逻辑电路,1. 抽象 输入变量: 红（R）、黄（A）、绿（G） 输出变量： 故障信号（Z） 2. 写出逻辑表达式,3. 选用小规模SSI器件 4. 化简 5. 画出逻辑图,4.3

6、 若干常用组合逻辑电路,4.3.1 编码器 编码：将输入的每个高/低电平信号变成一个对应的二进制代码 普通编码器 优先编码器,一、普通编码器,特点：任何时刻只允许输入一个编码信号。 例：3位二进制普通编码器,利用其特点进行化简，得：,二、优先编码器,特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。 例：8线-3线优先编码器 （设I7优先权最高I0优先权最低）,低电平,实例： 74HC148,选通信号,选通信号,附 加 输 出 信 号,为0时，电路工作无编码输入,为0时，电路工作有编码输入,附加的功能端有：,附加输出信号的状态及含意,控制端扩展功能举例：,例：用两片8线

7、-3线优先编码器 16线-4线优先编码器 其中， 的优先权最高 ,（1）片工作时：,（2）片不工作,（1）片输入全1不工作时：,可编出 1111、1110、1101、1100、1011、1010、1001、1000,此时，,此时，,Z3=1,Z3=0,（2）片工作,可编出 0111、0110、0101、0100、0011、0010、0001、0000,工作原理,4.3.2 译码器,一、二进制译码器 例：3线8线译码器,译码：将每个输入的二进制代码译成对应的输出高、低电平信号。 常用的有：二进制译码器，二-十进制译码器，显示译码器等,真值表,用电路进行实现,用二极管与门阵列组成的3线8线译码器,

8、逻辑表达式：,1,0,1,集成译码器实例：74HC138,低电平输出,附加 控制端,74HC138的功能表：,利用附加控制端进行扩展 例：用74HC138（3线8线译码器） 4线16线译码器,D3=1,D3=0,二、二十进制译码器,将输入BCD码的10个代码译成10个高、低电平的输出信号 BCD码以外的伪码，输出均无低电平信号产生 例：74HC42,三、用译码器设计组合逻辑电路,1. 基本原理 3位二进制译码器给出3变量的全部最小项; 。 n位二进制译码器给出n变量的全部最小项; 任意函数 将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数,2. 举例,例：利用7

9、4HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：,四、显示译码器,1. 七段字符显示器 如：,2. BCD七段字符显示译码器 （代码转换器）7448,真值表 卡诺图,BCD七段显示译码器7448的逻辑图,7448的附加控制信号：,灯测试输入,当 时，Ya Yg全部置为1,7448的附加控制信号：,灭零输入,当 时 时，则灭灯,7448的附加控制信号：,灭灯输入/灭零输出 输入信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭 输出信号，称灭零输出端： 只有当输入 ，且灭零输入信号 时， 才给出低电平 因此 表示译码器将本来应该显示的零熄灭了,例：利用 和 的配合，实现多位显示

10、系统的灭零控制,整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号 小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号,4.3.3 数据选择器 一、工作原理,从一组数据中选择一路信号进行传输的电路，称为数据选择器。,控制信号,输入信号,输出信号,数据选择器类似一个多路开关。选择哪一路信号由相应的一组控制信号控制。,例：“双四选一”，74HC153 分析其中的一个“四选一”,0,1,1,0,例：用两个“四选一”接成“八选一”,当A2=0时，(1)部分电路工作，,可在D0 D3 种选择某个数据；,可在D4 D7中选择某个数据。,当A2=1时，(2)部分电路工作，,“四选

11、一”只有2位地址输入，从四个输入中选中一个 “八选一”的八个数据需要3位地址代码指定其中任何一个,二、用数据选择器设计组合电路,1. 基本原理 具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数,例如：,4.3.4 加法器,一、1位加法器 1. 半加器：不考虑来自低位的进位，将两个1位的二进制数相加,2. 全加器：将两个1位二进制数及来自低位的进位相加,74LS183,74HC183,二、多位加法器,1. 串行进位加法器 优点：简单 缺点：慢,2. 超前进位加法器,74LS283,基本原理：加到第i位的进位输入信号是两个加数第i位以前各位（0j-1）的函数，可在相加前

12、由A,B两数确定。 优点：快，每1位的和及最后的进位基本同时产生。 缺点：电路复杂。,三、用加法器设计组合电路,基本原理： 若能生成函数可变换成输入变量与输入变量相加 若能生成函数可变换成输入变量与常量相加 例：将BCD的8421码转换为余3码,Y=3X,？,D2,D1,D0,思考：已知X是3位二进制数（其值小于等于5），试实现Y=3X 并用7段数码管进行显示 ?,4.3.5 数值比较器,用来比较两个二进制数的数值大小 一、1位数值比较器 A,B比较有三种可能结果,二、多位数值比较器,A2 B2 AB,A0 = B0 A=B,A0 B0 AB,A0 B0 AB,比较两个多位数A和B，需从高向低

13、逐位比较。 如两个4位二进制数A3A2A1A0和B3B2B1B0进行比较：,A3 B3 AB,A3 B3 AB,A3 = B3,A2 B2 AB,A2 = B2,A1 B1 AB,A1 B1 AB,A1 = B1,2. 集成电路CC14585 实现4位二进制数的比较,3. 比较两个8位二进制数的大小,以模块化的组合逻辑单元电路为主构成的组合逻辑电路称为单元级组合逻辑电路。, 进行逻辑抽象，列出逻辑真值表。 根据真值表，写出相应的逻辑函数表达式。 将逻辑函数表达式变换为适当的形式，以满足组合逻辑单元电路芯片的输入、输出要求。 根据变换的逻辑函数表达式画出逻辑电路连接图。 （切记：组合逻辑单元电路

14、的附加控制端的连接！）,单元级组合逻辑电路的设计方法,分析过程一般按下列步骤进行： ,1.用译码器设计组合逻辑电路,写出函数的标准与或表达式（最小项之和），并变换为与非-与非形式 ；,画出用二进制译码器和与非门实现这些函数的接线图。,n线2n线译码器有2n个代码组合，包含了n变量函数的全部最小项。当译码器的使能端有效时，每个输出（一般为低电平输出）对应相应的最小项,即 。因此只要将函数的输入变量加至译码器的地址输入端，并在输出端辅以少量的门电路，便可以实现逻辑函数。,一般步骤：,2.用数据选择器设计组合逻辑电路,因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入D

15、i来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。,如果一个MUX的地址变量个数为n，则对这个2n选1的MUX的输出具有标准与或表达式的形式。,若组合逻辑函数的输入变量为K个，MUX的地址变量为n个，则有三种情况：Kn、Kn、Kn。, Kn,例：试用4选1数据选择器74LS153实现如下逻辑函数的组合逻辑电路。,解：逻辑函数变形为最小项之和形式,比较可得：,D0=0，D1=1，D2=1，D3=1, Kn （Kn+1）,例：试用4选1数据选择器74LS153实现如下逻辑函数的组合逻辑电路。,解：逻辑函数变形为最小项之和形式,比较可得：当 A1A0AB 时，,D0=C，D1=1，D2=C，D3=1,选地址A1A0=AB,练习：试用4选1数据选择器74LS153实现如下逻辑函数的组合逻辑电路。, Kn,例：试用8选1数据选择器74LS151实现如下逻辑函数的组合逻辑电路。,解：逻辑函数变形为