存储器与存储系统

《存储器与存储系统》由会员分享，可在线阅读，更多相关《存储器与存储系统（75页珍藏版）》请在金锄头文库上搜索。

1、CH 4 存储器与存储系统,主存主要技术指标、层次结构 主存扩展 CACHE结构 虚拟存储器管理方式,教学目的与要求,掌握主存储器的分类、主要技术指标和基本操作 理解SRAM和DRAM的读写工作原理 重点掌握主存储器的扩展 掌握DRAM的刷新方式 掌握存储系统的组成 掌握cache的概念和cache的组成结构和替换计算方法,CH 4 存储器与存储系统,4.1 存储器概述 4.2 主存储器 4.3 并行存储器 4.4 虚拟存储器 4.5 高速缓冲存储器（Cache） 4.6 存储保护,CH 4 存储器与存储系统,4.1 存储器概述 4.1.1 存储器的基本概念 4.1.2 存储器的分类 4.1.

2、3 存储器的性能指标 4.1.4 存储器的层次结构 4.2 主存储器 4.3 并行存储器 4.4 虚拟存储器 4.5 高速缓冲存储器（Cache） 4.6 存储保护,4.1.1 存储器的基本概念,存储器是计算机的一种具有记忆功能的部件，用来存放程序、数据、符号等信息。 存储器可分为内存储器和外存储器。 内存储器简称内存，也可称为主存，设在主机内部。 而磁盘磁带等存储设备设在主机外部，属外存储器，简称外存或叫辅助存储器或辅存。,分类,1、按存储介质分半导体、磁表面、光存储器 2、按存取分顺序存储器、随机存储器（直接）,4.1.2 存储器的分类,4.1.3 存储器的性能指标,存储容量 存储容量是指

3、一个功能完备的基本存储体能汇集的最大二进制信息量。 容量=主存储器存储单元总数存储字长,4.1.3 存储器的性能指标,存取时间和存取周期 信息存入存储器的操作叫写操作。从存储器取出信息的操作叫读操作。读、写操作统称做“访问”。 从存储器接收到读（或写）申请命令到从存储器读出（或写入）信息所需的时间称为存储器访问时间（Memory Access Time）或称存取时间，用表示TA。 存取周期指存储器能进行连续访问所允许的最小时间间隔，用表示TM。 频宽：存储器被连续访问时，每秒钟传送信息的位数用BM表示，单位：位秒。W为存储器的数据宽度,4.1.3 存储器的性能指标,价格 设C是具有S位存储容量

4、的存储器总价格，则P表示每位价格。总价格C与存储器容量S成正比，还与存取时间或存取周期成反比 可靠性 存储器的可靠性是指在规定时间内存储器无故障工作的情况，一般用平均无故障时间衡量。平均无故障时间（MTBF）越长，表示存储器的可靠性越好。,4.1.4 存储器的层次结构,分层原因 衡量存储器有三个指标：容量,速度和价格/位。 用单一的存储器很难同时满足三个指标。因为存取时间越短，每位的价格就越高；容量越大，每位的价格就越低；容量越大，存取时间就越长。 这必须用存储系统来实现。存储系统不是硬件的简单堆积，是硬件与软件相结合的方法连接起来成为一个系统。这个系统对应用程序员透明，并且，从应用程序员看它

5、是一个存储器，这个存储器的速度接近速度最快的那个存储器，存储器容量与容量最大的那个存储器相等或接近，单位容量的价格接近最便宜的那个存储器。,4.1.4 存储器的层次结构,分层存储的信息 当前正在被CPU使用的现行程序、必要的操作系统或经常被CPU使用的或实时性要求很高的“活跃”程序 分布在容量有限但速度很快、每位价格较高的主存里 曾被使用过并暂时不会被使用或只有特殊情况出现时才会使用的或相当时间范围内不会被使用的属于“静止、待命”的程序 放在容量大但速度慢、每位价格较低的辅助存储器上,4.1.4 存储器的层次结构,分层结构,分层结构,1、主存-辅存解决存储器的容量 2、CACHE -主存解决存

6、储器速度,CH 4 存储器与存储系统,4.1 存储器概述 4.2 主存储器 4.2.1 主存储器的基本结构和操作 4.2.2 半导体随机存储器 4.2.3 主存扩展 4.3 并行存储器 4.4 虚拟存储器 4.5 高速缓冲存储器（Cache） 4.6 存储保护,4.2.1 主存储器的基本结构和操作,主存基本结构存储体阵列 地址译码驱动系统 读写控制与输入/输出电路,4.2.1 主存储器的基本结构和操作,读操作：存储器CPU CPU把信息字的地址送到AR,经地址总线送往主存储器. CPU发读(Read)命令. CPU等待主存储器的Ready回答信号,Ready为 1,表示信息已读出经数据总线,送

7、入DR 写操作：CPU存储器 CPU把信息字的地址送到AR，经地址总线送往主存储器,并将信息字送往DR. CPU发写(Write)命令. CPU等待主存储器的Ready回答信号,Ready为 1,表示信息已从DR经数据总线写入主存储器,主存储器基本操作,4.2.1 主存储器的基本结构和操作,存储体阵列 存储体中的信息均是0、1代码。能存取并保持0、1代码的元件叫记忆元件或叫记忆单元。一个记忆元件只能存储1位二进制数。 若干记忆元件便组成一个存储单元。一个存储单元含1个或若干个字节的二进制信息。 存储单元的集合就是存储体。 一个存储单元的每个二进位必须并行工作，同时读出或同时写入信息，所以存储单

8、元按行、列排列成十分规整的阵列。 表示：存储单元*字长,4.2.1 主存储器的基本结构和操作,存储体阵列 （字：地址 位：数据）,4.2.1 主存储器的基本结构和操作,地址译码驱动系统 地址译码器：某一个时刻只有一条字选线是高电平，其余为低电平。,4.2.1 主存储器的基本结构和操作,地址译码驱动系统 地址译码系统设计 每一个存储单元由一条字选线驱动的存储体叫一维编址存储阵列，或叫单译码结构存储器。在存储容量很大时会因字选线过多致使存储器内部线路过于庞杂而不实用。 二维地址存储阵列：一个存储单元的地址被分成两部分，分别经x、y译码器译码，在x方向上行选线输出有效，激励了第i行所有的存储单元，但

9、是在列方向上，只有yj选线有效，打开第yj列的位控门，所以只有坐标位置处于（xi,yj）的那个存储单元能通过第j列上位控门并经过 IO电路和存储器外部交换信息。,4.2.1 主存储器的基本结构和操作,4.2.1 主存储器的基本结构和操作,读写控制与输入/输出电路,4.2.2 半导体随机存储器,SRAM T1T4组成2个反相器，交叉耦合组成触发器。T5，T6是读、写控制门。字选择线传送读、写信号。 单元未选中，字线低电位，位线高电位，T5、T6截止，触发器与位线断开，存储单元保持 读：字线来高电位。若原来是1态(T1通，T2止)，电流从位线1经T5流向T1，在位线1上产生负脉冲。若原来是0态(T

10、2通，T1止)，电流从位线2经T6流向T2，在位线2上产生负脉冲。 写：位线1低电位、位线2高电位，字线来高电位。位线2通过T6向T1栅极充电，T1通；而T2栅极通过T5和位线1放电，T2止；写入1。写0时位线1高电位、位线2低电位。,4.2.2 半导体随机存储器,动态存储器单管存储单元 写入: 字线为高电平,T导通, 写1: 数据线为低电平,VDD通过T对Cs充电 写0: 数据线为高电平,Cs通过T放电 读出:数据线预充电至高电平; 当字线出现高电平后,T导通, 若原来Cs充有电荷,则Cs放电,使数据线电位下降,经放大后,读出为1。 若原来Cs上无电荷,则数据线无电位变化,放大器无输出,读出

11、为0. 读出是破坏性的，读出后，要立即对单元重写。,T,4.2.2 半导体随机存储器,Intel 2114 RAM 内部结构框图,4.2.2 半导体随机存储器,DRAM动态刷新方式 再生：DRAM保存信息是通过电容的充电实现的，但漏电阻的存在，使其电荷会逐渐漏掉，从而使存储的信息丢失。因此，必须在电荷漏掉以前就进行充电，这充电过程称为再生，或称为刷新。 刷新的最短间隔称为“刷新周期” (=2ms)。 刷新方式： 集中刷新 分布式刷新（异步刷新） 专用电路刷新,4.2.2 半导体随机存储器,集中刷新：在一个刷新周期内,利用一段固定的时间,依次对存储器的所有行逐一再生,在此其间停止对存储器的读和写

12、。 例:存储器有1024行,系统工作时间为200ns，RAM刷新周期为2ms。这样，一个刷新周期内共有10000个工作周期，其中用于再生的是1024个工作周期，用于读和写为8976个工作周期. 分布式刷新：采取在2ms时间内分散地将1024行刷新一遍的方法.具体做法是将刷新周期除以行数,得到两次刷新操作的时间间隔。 上例中,2ms除以1024等于1953ns,即每隔1953ns产生一次刷新请求.,4.2.3 主存扩展,半导体RAM芯片的另一个特点是芯片容量有限但规格很多，容量、字长各不相同。 使用者能方便地选取适当芯片采用位并联或地址串联的方法扩大字长和寻址范围，组成任意容量的存储器，十分灵活

13、。 主存扩展方式： 并联RAM组织（位扩展） 串联RAM组织（字扩展） 字位扩展并与CPU连接,4.2.3 主存扩展,位扩展 对数据位进行扩展（并联），加大字长 方法：ADR、/CS、/WE并联，Data拼接,4.2.3 主存扩展,位扩展连接举例,4.2.3 主存扩展,字扩展 对地址空间进行扩展（串联），增加存储器中存储单元数量 方法：ADR、Data、/WE并联，由/CS区分各芯片的地址范围,4.2.3 主存扩展,字扩展连接举例,4.2.3 主存扩展,字位扩展 存储器总容量：M * N 芯片容量：L * K 所需芯片数：M/L * N/K 先进行位扩展,再字扩展,最后与CPU连接 低位地址线

14、、数据线直接相连 高位地址线经译码后产生片选信号/CS 控制总线组合形成读/写控制信号/WE或R/W,4.2.3 主存扩展,字位扩展连接举例,访存控制信号,存储器总容量： 4K*8位 芯片容量： 1K*4位 所需芯片数： 4K/1K* 8位/4位,CH 4 存储器与存储系统,4.1 存储器概述 4.2 主存储器 4.3 并行存储器 4.3.1 并行访问存储器 4.3.2 交叉访问存储器 4.4 虚拟存储器 4.5 高速缓冲存储器（Cache） 4.6 存储保护,4.3.1 并行访问存储器,实现方法：增加存储器的字长。优点：实现非常简单、容易。缺点：访问的冲突大。 解决方法：设计n个独立的地址寄

15、存器和n套读写控制逻辑。,4.3.2 交叉访问存储器,交叉访问存储器通常有两种工作方式 地址码高位交叉： 扩大存储器容量。主存储器通常都是采用高位交叉编址方法构成的。 地址码低位交叉： 提高存储器速度。只有低位交叉存储器才能有效地解决访问冲突问题。,4.3.2 交叉访问存储器,高位交叉访问存储器的结构,4.3.2 交叉访问存储器,低位交叉访问存储器的结构,CH 4 存储器与存储系统,4.1 存储器概述 4.2 主存储器 4.3 并行存储器 4.4 虚拟存储器 4.4.1 虚拟存储器工作原理 4.4.2 地址的映象与变换 4.4.3 加快内部地址变换的方法 4.4.4 页面替换算法 4.5 高速

16、缓冲存储器（Cache） 4.6 存储保护,存储器结构,1、容量-虚拟存储器 2、速度-CACHE 3、价格,4.4.2 地址的映象与变换,虚拟存储器中有三种地址空间， 虚拟地址空间，也称虚存空间或虚拟存储器空间，它是应用程序员用来编写程序的地址空间，这个地址空间非常大。 主存储器的地址空间，也称主存地址空间、主存物理空间或实存地址空间。 辅存地址空间，也就是磁盘存储器的地址空间。 与这三种地址空间相对应，有三种地址 虚拟地址（虚存地址、虚地址） 主存地址（主存实地址、主存物理地址） 磁盘存储器地址（磁盘地址、辅存地址）。,4.4.2 地址的映象与变换,地址映象是把虚拟地址空间映象到主存地址空间，就是把用户用虚拟地址编写的程序按照某种规则装入到主存储器中，并建立多用户虚地址与主存实地址之间的对应关系。 地址变换则是在程序被装入主存储器之后，在实际运行时，把多用户虚地址变换成主存实地址（内部地址变换）或磁盘存储器地址（外部地址变换）。,