《数字电子技术教学PPT组合逻辑电路》由会员分享，可在线阅读，更多相关《数字电子技术教学PPT组合逻辑电路（129页珍藏版）》请在金锄头文库上搜索。
1、第第4 4章章 组合逻辑电路组合逻辑电路4.1.14.1.1 组合逻辑电路的分析方法 组合逻辑电路的分析方法 4.1.2 4.1.2 组合逻辑电路的设计方法组合逻辑电路的设计方法 4.1 4.1 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法 Date1第4章 组合逻辑电路数字电路分类：组合逻辑电路和时序逻辑电路。组合逻辑电路: 任意时刻的输出仅仅取决于当时的输入信号，而与电路原来的状态无关。 本章内容提要小规模集成电路(SSI)构成组合逻辑电路的一般分析方法和设计方法。常用组合逻辑电路的基本工作原理及常用中 规模集成（MSI）组合逻辑电路的逻辑功能、使用方法和应用举例。Date24
2、.1.1 组合逻辑电路的分析方法1. 分析的主要步骤如下：(1)由逻辑图写表达式；(2)化简表达式；(3)列真值表；(4)描述逻辑功能。4.1 4.1 门级组合逻辑电路的分析和设计门级组合逻辑电路的分析和设计 方法方法 小规模集成电路是指每片在十个门以下的集成芯片。所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。Date32. 举例说明组合逻辑电路的分析方法 例4-1 试分析 图3-1所示电路的逻 辑功能。解：第一步： 由逻辑图可以写输 出F的逻辑表达式 为： 图3-1 例3-1逻辑电路图Date4第二步：可变换为F = AB+AC+BC第三步：列出真值表如 表4-1所
3、示。 F 表4-1 例3-1真值表第四步：确定电路的逻 辑功能。由真值表可知，三个变 量输入，只有两 个及两个以上变量取值为1 时，输出才为1。可见电路 可实现多数表决逻辑功能。Date5例例4-2 4-2 分析图分析图4-24-2（a a）所示电路的逻辑功能。所示电路的逻辑功能。图图4-2 4-2 例例4-24-2逻辑电路图逻辑电路图仿真 Date6解：为了方便写表达式，在图中标注 中间变量，比如F1、F2和F3。SDate7表4-2 例4-2真值表该电路实现两个一位二进制数相加的功能。S是它们的和，C是向高位的进位。由于这一加法器电路没有考虑低位的进位，所以称该电路为半加器。根据S和C的表
4、达式，将原电路图改画成图3-2（b）所示的逻辑图。图4-2（b）逻辑图Date84.1.2 4.1.2 组合逻辑电路的设计方法组合逻辑电路的设计方法.组合逻辑电路的设计步骤：(1)分析设计要求，设置输入输出变量并逻辑赋值；(2)列真值表；(3)写出逻辑表达式，并化简；(4)画逻辑电路图。与分析过程相反，组合逻辑电路的设计是根据给 定的实际逻辑问题，求出实现其逻辑功能的最简单的 逻辑电路。Date92. 组合逻辑电路设计方法举例。例4-3 一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信
5、号。设计一个产生报警控制信号的电路。解：(1)分析设计要求，设输入输出变量并逻辑赋值；输入变量：烟感A 、温感B，紫外线光感C；输出变量：报警控制信号Y。逻辑赋值：用1表示肯定，用0表示否定。Date10(2)列真值表；把逻辑关系转换成数字表示形式；表3-2 例3-3真值表 (3) 由真值表写逻辑表达式， 并化简；化简得最简式：Date11图4-3 例4-3的逻辑电路图 (4) 画逻辑电路图：用与非门实现，其逻辑图与例3-1相同。如果作以下变换：用一个与或非门加一个非门就可以实现，其逻辑电路图如图4-3所示。Date12例 4-4 有三个班学生上自习，大教室能容纳两个班学生 ，小教室能容纳一个
6、班学生。设计两个教室是否开灯的逻 辑 控制电路，要求如下： (1) 一个班学生上自习， 开小教室的灯。 (2) 两个班上自习， 开大教室的灯。 (3) 三个班上自习， 两教室均开灯。解（） 确定输入、 输出变量的个数: 根据电路要求， 设 输入变量、分别表示三个班学生是否上自习, 1 表 示上自习, 表示不上自习； 输出变量、 分别表示 大 教室、小教室的灯是否亮, 表示亮, 表示灭。Date13（） 列真值表： 如表3-4所示。 表 4-4 例 4-3 的真值表A B C Y G0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 10 11 00 11
7、01 01 1Date14() 画逻辑图: 逻辑电路图如图4.5(a)所示。若要求 用T与非门，实现该设计电路的设计步骤如下 ：首先, 将化简后的与或逻辑表达式转换为与非形 式； 然后再画出如图4.5(b)所示的逻辑图； 最后， 画出用与非门实现的组合逻辑电路。（） 化简: 利用卡诺图化简, 如图3.4所示可 得:Date15图 4-4 例 4-3 的卡诺 图Date16图 4-5 例 4-3 的逻辑图 (a) 直接实现； (b) 用与非门实现Date17练习：1、设计一个A、B、C三人表决电路。当表决某个提 案时，多数人同意，提案通过。用与非门实现。Date18作业题作业题P841、4.12
8、、4.23、4.34、4.4Date194.2.14.2.1 编码器编码器 4.2 4.2 常用中规模集成组合逻辑器常用中规模集成组合逻辑器 件及其应用件及其应用Date20人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路制造成中规模集成的组合逻辑电路产品。比较常用的有编码器、译码器、数据选择器、加法器和数值比较器等等。下面分别进行介绍。 Date21生活中常用十进制数及文字、符号等表示事物。4.2.1 编码器数字电路只能以二进制信号工作。用二进制代码表示文字、符号或者数码等特定 对
9、象的过程，称为编码。实现编码的逻辑电路，称为编码器。 编码器 译码器 Date22对M个信号编码时，应如何确定位数N？ N位二进制代码可以表示多少个信号？例：对101键盘编码时，采用几位二进制代码？编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N M来确定位数N。例：对101键盘编码时，采用了7位二进制代码 ASC码。27128101。目前经常使用的编码器有普通编码器和优先编码 器两种。 Date234.2.1.1 4.2.1.1 普通编码器普通编码器定义：任何时刻只允许输入一个有效编码请 求信号，否则输出将发生混乱。 举例：以一个三位二进制普通编码器为例，说明普通编
10、码器的工作原理。 图4-4 普通编码器的方框图输入：八个信号（对象）I0I7 （二值量）八个病房呼叫请求输出：三位二进制代码Y2Y1Y0称八线三线编码器对病房编码Date24I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0 表4-5 编码器输入输出的对应关系设输入信号为1表示对该输入进行编码。任何时刻只允许输 入一个编码请求表达式、电路图？其它输入取值组合不允许出现，为无关项。Date254.2.1.2 4.2.1.2 优先编码器优先编码器在优先编码器中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。优先级别的高低由设计者根据输入
11、信号的轻重缓急情况而定。如根据病情而设定优先权。Date26表4-6 74LS148电路的功能表例：八线三线优先编码器74LS148 Date2774LS148的逻辑功能描述：(1) 编码输入端：逻辑符号输入端 上面均有“”号，这表示编码输入低电平有效。 I0I7低电平 有效允许编码 ，但无有 效 编码请求优先权 最高Date28(2) 编码输出端 ：从功能表可以 看出，74LS148编码器的编码输出是反码。Y2、Y1、Y0 Date29（3） 选通输入端：只有在 = 0时，编码器才 处于工作状态；而在 = 1时，编码器处于禁止状态，所有输出端均被封锁为高电平。SS禁止 状态工作 状态Date
12、30允许编码， 但无有效编 码请求正在优先 编码（4）选通输出端YS和扩展输出端YEX：为扩展编码器功能而设置。Date31图4-6 74LS148的逻辑符号 以上通过对74LS148编码器逻辑功能的分析，介绍了通过MSI器件逻辑功能表了解集成器件功能的方法。要求初步具备查阅器件手册的能力。不要求背 74LS148的功能表。Date32图4-7 用74LS148接成的16线4线优先编码器 优先权 最高(2)片无有效 编码请求时才 允许(1)片编码编码输出的最高位编码输出为原码Date334.2.2 4.2.2 译码器译码器 译码： 编码的逆过程，将编码时赋予代码的特 定含义“翻译”出来。译码器
13、： 实现译码功能的电路。常用的译码器有二进制译码器、二-十进制 译码器和显示译码器等。二进制代码原来信息编码对象编码译码Date344.2.2.1 二进制译码器 图4-7 三位二进制译码器的方框图输入：二进制代码（N位）， 输出：2N个，每个输出仅包含一个最小项。输入是三位二进 制代码、有八种状态 ，八个输出端分别对 应其中一种输入状态 。因此，又把三位二 进制译码器称为3线 8线译码器。Date351. 74LS138的 逻辑功能内部电路图负逻辑 与非门译码输入端S为控制端（ 又称使能端）S=1 译码工作S=0 禁止译码 ，输出全1 输出端为便于理解功能 而分析内部电路Date36表4-6 74LS138的功能表译中为0高电平 有效低电平 有效禁止 译码译 码 工 作Date37图4-8 74LS138的逻辑符号低电平有 效输出三位二进 制代码使能端Date38如74LS138的功能表所示，当S1接+5V，S2和S3 接地时，得到对应个输入端的输出Y：Date3974LS138的逻辑功能三个译码输入端（又称地址输入端）A2、A1、A0，八个译码输出端 ，以及三个控制端（又称使能端） 、 、 。 、 ， 是译码器的控制输入端，当 = 1、 + = 0 (即 = 1, 和 均为0)时，GS输出
