《高速电路pcb设计实践》由会员分享，可在线阅读，更多相关《高速电路pcb设计实践（52页珍藏版）》请在金锄头文库上搜索。
1、高速电路PCB设计实践 学习高速电路PCB设计的必要性 高速电路设计理论基础 PCB简介 PCB EDA 软件简介 PCB设计流程课程时间：（周一至周五） 8：00 11：00；14：00 17：00高速数字电路设计理论基础 高速与低速的区别？ 什么是高速电路？ 高速电路与高频电路的区别？ 传输线理论高速数字电路简介高速数字信号由信号的边沿速度决定，一般认为上升时间小于 4倍信号传输延迟时，可视为高速信号。平常讲的高频信号是针对 信号时钟频率而言的。设计开发高速电路应具备信号分析、传输线 、模拟电路的知识 频率 vs. 信号沿 即信号的时钟频率Fclock vs. 信号的有效频率FkneeTr
2、信号的上升时间电信号传播电信号在真空中的传播速度大约是30万公里每秒，即31010 cm/s(表示幂运算)，亦即约11800 mil/ns.在其他介质中，假设相对介电常数为Er，则传播速度约为：11800Er0.5 mil/ns 一般PCB板FR4材料的介电常数是4左右，所以，电信号在其 中的传播速度大约是11800/(40.5) = 5900 mil/ns 信号在沿着传输线传输时，是以电磁波的形式传输的。电磁波 包含时变的电场和磁场。 假设一种脉冲信号的上 升沿大约是1.0ns（有效频 率0.5GHz），它在FR-4的 印刷电路板中沿内层走线 传输有5.6in.长，这由以下 公式可算得： 上
3、升 时间单位 时延上升沿 长度 取Td=180ps/inch 得L= 5.6 inch高速数字电路简介四种常见传输线PCB中的传输线电视天线电话线、网线PCB简介PCB板中的传输线分析相对介电常数我们常用的PCB介质是FR4材料的，相对空气的介电常数是4.2 -4.7。这个介电常数是会随温度变化的，在0-70度的温度范围内， 其最大变化范围可以达到20%。介电常数的变化会导致线路延时 10%的变化，温度越高，延时越大。介电常数还会随信号频率变化 ，频率越高介电常数越小。100M以下可以用4.5计算板间电容以及 延时 一般的FR4材料的PCB板中内层信号的传输速度为180ps/inch 。表层一
4、般要视情况而定，一般介于140与170之间 。微带线 Microstrip 1 foot = 12 inch1 inch = 2.54 cm1 inch = 1000 mils1英寸 = 1000密耳1oz = 1.44 mils1盎司=1.44密耳原：1oz = 31.1g 克在PCB板上，一平方 英寸的铜箔，厚度为 1.44mils时，质量为 1oz。微带线 Microstrip微带线 Microstrip带状线 Stripline1 foot = 12 inch1 inch = 2.54 cm1 inch = 1000 mils1英寸 = 1000密耳1oz = 1.44 mils1盎司
5、=1.44密耳带状线 Stripline带状线 StriplinePCB简介反射传输线上只要出现阻抗不连续点就会出现信号的反射现象，如 ：信号线的源端和负载端、过孔、走线分支点、走线的拐点等位置 都存在阻抗变化，会发生信号的反射。通常所说的反射包括负载端反射和源端反射。负载端与传输线 阻抗不匹配时会引起负载端反射，负载将一部分电压反射回源端。 源端与传输线阻抗不匹配时会引起源端反射，由负载端反射回来的 信号传到源端时，源端也将部分电压再反射回负载端。反射造成了 信号振铃现象，如果振铃的幅度过大，一方面可能造成信号电平的 误判断，另一方可能会对器件造成损坏。反射源端阻抗传输线阻抗负载阻抗有正负反
6、射造成过冲、 振铃反射1消除一次反射:消除二次反射:改善方法：短线:反射串行端接串行端接匹配的信号源的阻抗， 所插入的串行电阻阻值加上驱动 源的输出阻抗应该大于等于传输 线阻抗（轻微过阻尼），即RS=Z0-R0反射并行端接简单，但要保证 足够大的高电平 驱动电流，所以 电流消耗大简单，但选择VBIAS要 保证驱动源在输出高 低电平时的汲取能力, 比较困难。分压器型端接，利用上下拉 电阻构成端接来吸收反射。 虽然降低了对器件驱动能力 的要求，但R1和R2一致从系 统电源中吸收电流，会增加 系统的直流功耗。反射多负载端接反射造成反的其它原因过孔 走线分支 走线拐角反射过孔反射减小过孔影响从成本和信
7、号质量两方面考虑，选择合理尺寸的过孔大小。比如对 6-10层的内存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过 孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil 的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对于电源 或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。 上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔 的两种寄生参数。 PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的 过孔。 电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好， 因为它们会导致电感的增加。同时电源和地的引线要尽可能粗，以 减少阻抗。 在信号换层的过
8、孔附近放置一些接地的过孔，以便为信号提供最近 的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。 反射走线分支分支造成反射现象反射走线拐角PCB简介 PCB的作用 PCB的分类 PCB的发展趋势PCB传输线PCB的作用 为元器件提供固定、装配的机械支撑 为元器件提供电气连接与绝缘 为元器件焊接提供阻焊图形，为元器件插装、检查、维 修提供识别字符 PCB（Printed Circuit Board）印刷电路板 也称PWB（Printed Wiring Board）印刷线路板，简称印制板 PCB分类 按层叠结构（Constructor）分 按成品硬度（Hardness）性能分 按孔的导通状态
9、分 按材质分 按表面制作分 按用途分PCB可分别根据层叠结构(constructor)、成品硬度性能(hardness)、孔的导通状 态、材质、表面制作、用途等进行分类 按层叠结构分 单面板、双面板、多层板（层数是以铜箔（导电层）的层数为依据）单单面板： 所用的绝缘 基板上只有一面是敷铜面，用于制作铜箔导线 ，而另一面只印上 没有电气特性的元件型号和参数等。按层叠结构分 单面板、双面板、多层板（层数是以铜箔（导电层）的层数为依据）双面板：在绝缘基板的上、下二面均敷铜层，都可制作铜箔导线，底面和单面板作用相同 ，而在顶面除了印制元件的型号和参数外，和底层一样可以制作成铜箔导线，元 件一般仍安装在
10、顶层，为了解决顶层和底层相同导线之间的连接关系，采用金属 化过过孔来实现。按层叠结构分 单面板、双面板、多层板（层数是以铜箔（导电层）的层数为依据）多层层板：由电气导电层 和绝缘材料层交替粘合而成，成本较高，导电层 数目一般为4、6、 8等，且中间层（即内电层）一般是连接元件管脚数目最多的电源和接地网络，层 间的电气连接同样利用层间的金属化过孔实现。按成品硬度（Hardness）性能分硬板（Rigid PCB也称刚性）、软板（Flexible PCB也挠性印制板）、软硬板（Rigid- Flex PCB也称刚挠结合板） 刚性印制板PCB具有一定的机械强度，用它装成的部件具有一定的抗弯能力，在使
11、用时 处于平展状态。一般电子设备中使用的都是刚性印制板PCB。 挠性印制板PCB是以软层状塑料或其他软质绝缘材料为基材而制成。它所制成的部件可 以弯曲和伸缩，在使用时可根据安装要求将其弯曲。按孔的导通状态分616L1 L2L5 L63L3 L48L7 L8 L9L10 L11L126通孔盲孔埋孔按材质分a. 有机材质 如酚醛树脂、玻璃纤维/环氧树脂、Polyimide、BT/Epoxy等。 b. 无机材质 如铝、Copper-invar-copper (CIC)、ceramic等 铝基板PCB 按用途分：通信/耗用性电子/军用/计算机/半导体/电测板,BGA等按表面制作分：（solderSur
12、face） Hot Air Level Soldering 喷锡 (HASL) Entek/OSP（防氧化）板 Carbon Oil 碳油板 Peelable Mask 蓝胶板 Gold Finger 金手指板 Immersion Gold 沉金板 Gold Plating 镀金 Immersion Tin 沉锡板 Immersion Silver 沉银板(D2厂）PCB技术的发展趋势1.高密度互连技术(HDI，High Density Inverter ) 2.组件埋嵌 3.新型材料 4.光电PCB 5.制造工艺、设备更新高密度互连技术(HDI，High Density Inverter )
13、小型化HDI产品：小型化HDI最初是指成品尺寸和重量的 缩减，这是通过自身的布线密度设计以及使用新的诸如 uBGAs这样的高密度器件来实现 ，内部互连采用埋孔工 艺结构的主要是6层或者8层板。 封装用的高密度IC基板：高密度基板的HDI板主要集中 在4层或6层板，层间以埋孔实现互连，其中至少两层有 微孔。其目的是满足倒装芯片高密度I/O数增加的需求 。该技术适用于倒装芯片或者邦定用基板 高性能产品的高层数板：高层数HDI板通常是第1层到 第2层或第1层到第3层有激光钻孔的传统多层板。该技 术适用于拥有高I/O数或细间距元件的高层数HDI板 组件埋嵌在PCB的内层形成半导体器件(称有源组件)、电
14、子组件(称无源组件)或无源组件 。新型材料无论是刚性PCB或是挠性PCB材料,随着全球电子产品无铅化,要求必须使 这些材料耐热性更高,因此新型高Tg、热膨胀系数小、介质常数小，介质 损耗角正切优良材料不断涌现 光电PCB光电PCBPCB的发展趋势PCB EDA 软件简介 Cadence Allegro Altium Designer PADS（PowerPCB）、Mentor WG Cadence Allegro组件介绍Front-end PCB design（PCB前端设计） Front-end PCB design requires functional conflict resoluti
15、on and the unambiguous capture of goals and constraints. Cadence technology supports multiple design approaches for accurate simulations and tradeoffs. PCB前端设计（电路原理图）需要明确设计目的、解决功能冲突、设计规则参数。 Cadence提供多种设计仿真分析方法。Cadence Allegro SPB （ Silicon Package Board ）FPGA-PCB co-design（FPGA-PCB协同设计） Integrating
16、large-pin-count FPGAs with many different types of user-configurable pins and assignment rules extends the time to do pin assignment. Manual pin assignment approaches can extend design cycles and increase the risk of unnecessary PCB re- spins. Cadence replaces manual and error-prone processes with two placement-aware technologies that automate pin assignment. FPGA集成了很多不同类型的引脚，电路板设计时，手工分配这些引脚要花很多时间， 且PCB返工的
