《[信息与通信]第6章输入输出及中断技术》由会员分享，可在线阅读，更多相关《[信息与通信]第6章输入输出及中断技术（88页珍藏版）》请在金锄头文库上搜索。
1、 第6章 输入输出及中断技术1主要内容n输入输出系统的基本概念nI/O接口和端口n端口的编址方式n简单接口芯片及其应用n基本输入输出方法n中断的基本概念及工作过程n*中断控制器825926.1 输入输出系统3了解和掌握：nI/O系统的概念和特点n接口的基本功能n端口的概念n端口的编址方式nI/O地址译码4一、输入输出系统的组成及特点n组成：nI/O设备， I/O接口， I/O软件n特点：n复杂性n实时性n异步性n与设备无关性5二、I/O接口和端口nI/O接口：n将外设连接到总线上的一组逻辑电路的总称。n实现外设与主机之间的信息交换。nI/O端口：n接口中的寄存器6I/O接口要解决的问题n速度匹
2、配(Buffer)n信号的驱动能力(电平转换器、驱动器) n信号形式和电平的匹配(A/D、D/A) n信息格式(字节流、块、数据包、帧) n时序匹配(定时关系)n总线隔离(三态门)7接口的功能n数据的缓冲与暂存n信号电平与类型的转换n增加信号的驱动能力n对外设进行监测、控制与管理，中断处理8I/O端口数据端口状态端口控制端口端 口9I/O端口CPU数据状态控制外设I/O接口DB10三、I/O端口的编址方式n8086/8088的寻址能力：n内存：n1MBn端口：n64KBn编址方式：n与内存统一编址n独立编址11端口与内存的统一编址特点：n指令及控制信号统一n内存地址资源减少内存地址960KBI
3、/O地址64KB00000HF0000HFFFFFH12端口的独立编址特点：n内存地址资源充分利用n能够应用于端口的指令 较少内存地址I/O地址00000HFFFFFHFFFFH0000H13端口的寻址n8088/8086寻址端口数：n64KBn寻址端口的信号：nIOR、IOWnA15 A0148088/8086的I/O端口编址n采用I/O独立编址方式(但地址线与存储器共用)n地址线上的地址信号用IO/M来区分nI/O操作只使用20根地址线中的16根：A15A0n可寻址的I/O端口数为64K(65536)个nI/O地址范围为0FFFFHnIBM PC只使用了1024个I/O地址(03FFH)1
4、5四、I/O地址的译码目的：n确定端口的地址参加译码的信号：nIOR，IOW，高位地址信号nOUT指令将使总线的IOW信号有效nIN指令将使总线的IOR信号有效16I/O译码的地址信号n当接口只有一个端口时，16位地址线一般应全部参与译码，译码输出直接选择该端口；n当接口具有多个端口时，则16位地址线的高位参与译码（决定接口的基地址），而低位则用于确定要访问哪一个端口。17I/O地址译码例n某外设接口有4个端口，地址为2F0H 2F3H，由A15A2译码得到，而A1、A0用 来区分接口中的4个端口。试画该接口与系 统的连接图。18I/O地址译码例n地址范围：n 0 0 1 0 1 1 1 1
5、0 0 0 0n 0 0 1 0 1 1 1 1 0 0 1 1任意状态A11片内地址图中不接入 19I/O地址译码例n译码电路图： 1A11 A10 A18 A3 A2A9 A7A4&CEA1A0接口芯片206.2 简单接口电路21掌握：n接口电路的分类及特点；n两类简单接口芯片的应用22一、接口的基本构成数据线控制线状态线DBCBAB数据输入寄存器 (or 三态门)数据输出寄存器 (锁存器)状态寄存器 (or 三态门)命令寄存器译码 电路控制 逻辑23接口的基本构成n数据输入/输出寄存器 n暂存输入/输出的数据n命令寄存器 n存放控制命令n设定接口功能、工作参数和工作方式。n状态寄存器 n
6、保存外设当前状态，以供CPU读取。24二、接口的类型及特点n按传输信息的方向分类：n输入接口n输出接口n按传输信息的类型分类：n数字接口n模拟接口n按传输信息的方式分类：n并行接口n串行接口25接口特点n输入接口：n要求对数据具有控制能力n常用三态门实现n输出接口：n要求对数据具有锁存能力n常用锁存器实现26三、三态门接口n高电平、低电平、高阻态27三态门接口n三态门的工作波形：A0A15 IOR译码输出D0D7开关状态地址有效2874LS244n含8个三态门的集成电路芯片n在外设具有数据保持能力时用来输入接口n74LS244应用例教材p238P238图29三态门接口应用例n利用三态门作为输入
7、接口（接口地址380H）接到地址范围为70000H-71FFFH的EEPROM芯片的READY/BUSY端，当三态门输出高电平时，可向98C64A写入一个字节数据，输出低电平时则不能写入。画芯片与系统的连接图30三态门接口应用例D0D7 A0A12WE OEREADY/BUSYA0A12MEMW MEMR高位地 址信号D0D7D0380HCE译码IOR31四、锁存器接口n通常由D触发器构成；n特点：n具有对数据的锁存能力；n不具备对数据的控制能力32常用锁存器芯片n74LS2738D触发器，不具备数据的控制能力n74LS373含三态的8D触发器，具有对数据的控制能力P239图33锁存器芯片74
8、LS374D0D7Q0Q7.OECP译码器Q0Q7D0D7.OECP译码器做输出口:做输入口:外 设自外设34I/O接口综合应用例n根据开关状态在7段数码管上显示数字或符号n设输出接口的地址为F0Hn设输入接口地址为F1Hn当开关的状态分别为00001111时，在7段数 码管上对应显示0F7段数码管图见教材p25535O1 I1O2 I2O3 I3O4 I4 E1 K0K3+5VGG2AG2BCBA174LS244D0 Q0| Q1 D7 Q2Q3Q4 CP Q5 Q6Q7a b c d e f g DP7406反相器74LS273Rx8174LS138D0D7IOWIORY0Y1F0H =
9、1111 0000 F1H = 1111 0001&A6A4A3 A2 A1 A0D0D1D2D3译码器A7A0136符号形状7段码 .gfedcba符号形状7段码 .gfedcba000111111801111111100000110901100111201011011A01110111301001111B01111100401100110C00111001501101101D01011110601111101E01111001700000111F0111000137I/O接口综合应用例 程序段Seg7 DB 3FH,06H,5BH,4FH,66H,6DH,7DH,07H,7FH,67H,7
10、7H,7CH,39H,5EH,79H,71HLEA BX, Seg7 MOV AH, 0GO: INAL, 0F1HAND AL, 0FH MOV SI, AX MOV AL, BX+SIOUT 0F0H, ALJMP GO386.3 基本输入/输出方法39基本输入/输出方法无条件传送查询式传送中断方式传送直接存储器存取(DMA)程序控制方式40一、无条件传送n要求外设总是处于准备好状态n优点：n软件及接口硬件简单n缺点：n只适用于简单外设，适应范围较窄41无条件传送例n读取开关的状态；n当开关闭合时，输出编码使发光二极管亮42DCPQD0D1输出口地 址38F3H输入口地 址38F0H+5V
11、143二、查询工作方式n仅当条件满足时才能进行数据传送；n每满足一次条件只能进行一次数据传送。n适用场合：n外设并不总是准备好n对传送速率和效率要求不高n工作条件：n外设应提供设备状态信息n接口应具备状态端口44查询工作方式n优点：软硬件比较简单n缺点：CPU效率低，数据传送的实时性 差，速度较慢45READY?进行一次 数据交换读入并测试外设状态YN传送完 ？Y结 束N开 始每满足一次条 件只能进行一 次数据传送46超时?READY?与外设进 行数据交换超时错读入并测试外设状态YNYN传送完 ？防止死循环复位计时器NY结 束N47查询工作方式例外设状态端口地址为03FBH，第5位(bit5)
12、为状态 标志（=1忙，=0准备好）外设数据端口地址为03F8H，写入数据会使状态 标志置1 ；外设把数据读走后又把它置0。试画出其电路图，并将DATA下100B数据输出。48D5D7-D0A9 | A31&A15 | A101IOWD7-D03F8H外 设D7 D6 D5 D4 D3 D2 D1 D0BUSYCPQ7 Q6 Q5 Q4 Q3 Q2 Q1 Q0状态端口GG2A G2BC B AA2 A1 A074LS138Y01IORY3OE74LS3743FBH49LEA SI,DATAMOV CX,100AGAIN : MOV DX,03FBH WAITT：IN AL,DXTEST AL,2
13、0HJNZ WAITTMOV DX,03F8HMOV AL，SIOUT DX，ALINC SILOOP AGAINHLT读状态进行一次传送Bit5=1?传送完否?修改地址指针初始化YNNY结 束50三、中断控制方式n特点：n外设在需要时向CPU提出请求，CPU再去为它服务。服务结束后或在外设不需要时，CPU可执行自己的程序n优点：nCPU效率高，实时性好，速度快。n缺点：n程序编制相对较为复杂51以上三种I/O方式的共性n信息的传送均需通过CPUn软件： n外设与内存之间的数据传送是通过CPU执行程序来完 成的（PIO方式）；n硬件：nI/O接口和存储器的读写控制信号、地址信号都是由 CPU发
14、出的。n 缺点：n程序的执行速度限定了传送的最大速度 52四、DMA控制方式特点：n外设直接与存储器进行数据交换 ，CPU不再担 当数据传输的中介者；n总线由DMA控制器（DMAC）进行控制（CPU 要放弃总线控制权），内存/外设的地址和读写 控制信号均由DMAC提供。53DMA控制方式DMAC外设 接口CPUQRDMEMDACKHOLDHLDABUS控制信号地址信号54DMA控制方式的工作过程n外设向DMA控制器发出“DMA传送请求”信号 DRQ；nDMA控制器收到请求后，向CPU发出“总线请 求”信号HOLD；nCPU在完成当前总线周期后会立即发出HLDA信号，对HOLD信号进行响应；nD
15、MA控制器收到HLDA信号后，就开始控制总 线，并向外设发出DMA响应信号DACK55DMA控制方式的工作过程n例：从外设向内存传送若干字节数据nDMAC向I/O接口发出读信号；n向地址总线上发出存储器的地址；n发出存储器写信号和AEN信号；n传送数据并自动修改地址和字节计数器n判断是否需要重复传送操作。56DMA控制方式的工作过程n当规定的数据传送完后，DMA控制器就撤销发往CPU的HOLD信号。CPU检测到HOLD失效后，紧接着撤销HLDA信号，并在下一时钟周期重新开始控制总线。57DMA工作方式n数据块传送方式：nDMAC在申请到总线后，将一块数据传送完后才释 放总线，而不管中间DREQ
16、是否有效。n周期窃取方式（每次传送一个字节或一个字） ：n每个DMA周期只传送一个字节或一个字就立即释放 总线。n直接存取方式：nDMA的数据传送请求直接发到主存储器，在得到响 应后，整个工作过程在DMA控制器中由硬件完成。 58周期窃取的DMA方式：NYN允许DMADMAC请求总线CPU响应, DMAC获总线控制权DMA传送一个数据块结束？释放总线至少一个总线周期地址增量，计数器减量DMAC释放总线Y测试I/O的DREQ DMA请求？59DMA控制方式优点：n数据传输由DMA硬件来控制，数据直接在内存 和外设之间交换，可以达到很高的传输速率。606.4 中断技术61掌握：n中断的基本概念n中断响应的一般过程n中断向量表及其初始
