《某省信息学院数字电子技术实验指导书》由会员分享，可在线阅读，更多相关《某省信息学院数字电子技术实验指导书（59页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术实验指导书数字电子技术实验指导书信息学院信息学院2013 年年 2 月月目目 录录第一部分第一部分 基础实验基础实验实验一 门电路逻辑功能测试1 实验二 组合逻辑电路（逻辑运算及全加器）6 实验三 组合逻辑功能器件的应用10 实验四 多路选择器(EDA)14 实验五 集成触发器的逻辑功能测试16 实验六 计数、译码、显示综合实验19 实验七 555 时基电路的应用21 实验八 D/A、A/D 转换器22第二部分第二部分 选做实验选做实验实验九 CMOS 门电路测试33 实验十 门电路的驱动能力测试35 实验十一 竞争冒险37 实验十二 数字定时器40 实验十三 路优先判决电路42第
2、二部分第二部分 设计性实验设计性实验题目 1 编码译码显示电路的设计44 题目 2 奇/偶校验电路的设计44 题目 3 巡回检测电路 45 题目 4 声控开关的设计与制作45 题目 5 篮球竞赛 24 秒定时电路 46 题目 6 电子密码锁 46 题目 7 简易频率计的设计47 题目 8 多功能数字钟47附录一 设计性实验报告格式49 附录二 常用集成块管脚排列图及部分真值50数字电路实验注意事项数字电路实验注意事项1 每次实验前，必须预习，并自行设计实验原始记录表格，提交预习报告。2 每次实验完毕，须做好实验原始记录；关闭所有仪器的电源，关闭电源插 座板上的开关；整理实验台，并在学生实验记录
3、本上签名，并记录仪器使 用情况。该项工作作为部分成绩记入实验总成绩。最后，经老师同意方可 离开实验室。3 做好实验总结报告，准时在下次实验时提交。4 拨插芯片请使用专用工具，在把芯片插入插座之前，请用镊子将芯片管脚 修理整齐，拨芯片须使用起拨器。5 将芯片插入插座时，一定注意芯片的方向。6 每次接线完毕，须检查正确后，方可接上电源。实验一实验一 门电路逻辑功能及测试门电路逻辑功能及测试一、实验目的1熟悉门电路逻辑功能2熟悉数字电路学习机及示波器使用方法。二、实验仪器及材料1双踪示波器2器件74LS00 74LS08 74LS32 74LS0274LS20 74LS86 74LS04 三、预习要
4、求1复习门电路工作原理及相应逻辑表达式2熟悉所用集成电路的引线位置及各引线用途3了解双需示波器使用方法四、实验内容1门电路逻辑功能测试： 实验前，先检查逻辑箱电源是否正常，然后选择实验用的集成 块，按接线图接好连线。特别注意：VCC 与地线不能接错。线接好后经实验 指导老师检查无误，方可通电实验。实验中改动接线应先断开电源，接好线后 再通电实验。 （1） 与非门（74LS00）：将 74LS00 中的一个与非门的输入端 A、B 分别接逻辑开关 Ki+1、Ki，输出端 Y 接发光二极管，电路如图 1.1，检查线路正常之后， 接通电源，拨动开关，使输入处于如表所示的各种状态，并记录对应的输 出状态
5、，并同时用数字万用表测其具体的电压值。填入表 1-1。2图 1.1（2）与门（74LS08）：步骤同上，结果填入表 1-2。图 1.2 （3） 或门（74LS32）：步骤同上，结果填入表 1-3。图 1.3 （4） 非门（74LS04）：步骤同上，结果填入表 1-4。输入输出A BY电压 （V）0 00 11 01 1输入输出A B Y0 0 0 11 01 1输入输出A B Y0 0 0 11 01 1ABY+5V1ABY+5VUSE IEEE.STD_LOGIC_1164.ALL; ENTITY mux4 ISPORT (d0,d1,d2,i3, Sl, S0:IN STD_LOGIC;q
6、:OUT STD_lOGIC); END mux4; ARCHITECTURE body_mux4 OF mux4 IS BEGINprocess(d0,d1,d2,i3, Sl, S0) variable muxval :integer range 7 downto 0; beginmuxval :=0;if S0=1) then muxval :=muxval+1; end if; if Sl =1) then muxval :=muxval+2; end if; case muxval iswhen 0=qqqqnull;end case;end process;END body_mux
7、4;16实验五实验五 集成触发器的逻辑功能测试集成触发器的逻辑功能测试一实验目的1熟悉 JK 触发器的基本原理及逻辑功能。2熟悉 D 触发器的基本原理及逻辑功能，并掌握其寄存器移位功能。3触发器应用。 二、实验仪器及器件仪器：逻辑箱，示波器，数字万用表 器材： 74LS74、74LS76、74LS00 三、实验基本原理 JK 触发器有 J 输入端和 K 输入端，而其 RD端和 SD端则具有置“0”置“1”功能，逻辑功能如下：当 J=K=1 时，CP 脉冲作用下，触发器状态翻转，写成n+1=QnQ当 J=K=0 时，CP 脉冲作用下，触发器保持原状态，写成 On+1=n。Q当 J=1，K=0 时
8、，在 CP 脉冲作用下，触发器置“1” ，写成n+1=1。Q当 J=0，K=1 时，在 CP 脉冲作用下，触发器置“0” ，写成n+1=0。Q四、触发器的逻辑功能测试： 1JK 触发器（选择 74LS76） （1）触发器置“0” “1”的功能测试： 表 51 JK 触发器功能表 将 SD、RD分别接开关Ki+1、Ki，、 分别接发光二极QQ管 Li+1，Li，按表 51 要求改变 SD，RD（J，K，CP 处于任意状态） ， 并在 SDRD作用期间，任意改变J、K、CP 的状态，观察和的状QQ态，将结果记录于 表 51。 （2）J、K 触发器逻辑功能的测试：将 J、K 分别接开关，而上述实验中
9、的 SD、RD所接开关保持，并置 于 SD=1，RD=1 的状态，时钟 CP 接单脉冲信号源的输出 P+，按表 52 要求，将结果记录于表 52。 （3）将 JK 触发器 J=K=“1” ，构成计数电路，用双踪示波器观察 CP、有 CP 无 CPSDRDQQQQ10010017的波形QQCP图 5.1 表 52 JK 触发器逻辑功能CPJ K nQ n+1Q0 0 00 0 1 0 1 00 1 11 0 01 0 11 1 01 1 12D 触发器：（选择 74LS74） （1）触发器置“0”置“1”功能的测试：将 SD、RD分别接开关，、分别接发光二极管，按表 53QQ要求改变 SD、RD
10、（D 及 CP 处于任意状态）并在 SD、RD作用期 间，任意改变 D 与 CP 的状态，测试 SD、RD的功能，并将测试 结果记录于表 53。 （2）对 D 触发器逻辑功能的测试，结果记录于表 54。（3）将 D 触发器的 D 与相接，构成计数电路，用双踪示波观察其QCP、的波形。Q18CPQ图 5.2 表 53 D 触发器 SD、RD功能表 表 54 D 触发器逻辑功能表5、思考题： 1RS 触发器是如何起抗抖动作用的？SD RDQQ100100CP D nQ n+1 Q 0 0 0 1 1 0 1 119实验六实验六 计数、译码、显示综合实验计数、译码、显示综合实验一、实验目的 1熟悉常
11、用计数器芯片。 2掌握计数、译码、显示器件的逻辑功能。 3掌握中规模集成计数器的使用方法。二、实验仪器与器材 仪器：逻辑实验箱。 器材：74LS390、74LS00、74LS48。 三、预习要求 1查阅附录六中本次实验所使用的集成块的管脚图与真值表。 2复习 210 进制译码器和显示电路同计数器配套使用的方法。 3复习任意进制计数器的设计方法及应用。 四、实验原理本次实验采用双十进制计数器 74LS390，译码器 74LS48 等器件。中规模集成计数器的使用方法：中规模集成计数器中，二进制或十进制（8421 码）加法计数器较为常用， 如 74LS390 是比较典型的中规模异步计数器，逻辑图和管
12、脚图见附录。由 CPA输入信号，由 QA可产生 2 分频信号：CPB输入信号，由 QD输出可产生 5 分频信号；若在器件外部将 QA的 CPB连接，可进行 8421 码十进制计数，若 将 QD与 CPA连接，即可输出 5421 码十进制数（对应 8421 码的输出顺序 QD、QC、QB、QA、应改为 QA、QD、QC、QB） 。利用反馈归零法，可得到 N 进制计数。两块电路连接，可得到 N100 的 任意进制计数。注意：若使用上升沿触发的中规模计数器， 五、实验内容与步骤 1计数、译码、显示： 1）将 74LS390 中的一个计数器接成 8421 码，QDQA输出接发光二极管， 可按图 6.1
13、 接线 2）连续按动单次脉冲 P1 的按纽。观察 L1、L2、L3、L4 灯的亮暗是否 符合 8421 码。 3）测试数码显示器，判断其是共阴还是共阳，并确定出 af 七段所对应 的管脚，然后将译码器 74LS48 和数码显示器连接。 4）将计数、译码、显示电路进行总连接。 5）使计数器置零（Rd=1） ，然后再恢复到计数状态（Rd=0）在 CP 端加 入单脉冲，观察并记录每按一次单脉冲，QAQD端的状态及数码显示的 数字，将结果列表记录。206）在 CP 端连续脉冲（12HZ） ，观察数码管自动计数。图 6.12由中规模计数器组成六十进制计数器的逻辑功能。 1）选用双十进制计数器 74LS390、74LS00 等器件连成六十进制计数器， 参考电路如图 6.2，可以选用发光二极管显示输出状态，或者 74LS48、 数码显示十进制状态。 2）由实验箱上 1HZ 脉冲信号作 CP 脉冲，测试逻辑功能。 3）改变计数器的进制，重复测试。六、预习问题 1）60 进制计数器的个位向十位进位，进位信号如何连接？ 2）60 进制计数器的工作原理？ 七、实验报告1画出实验电路图，整理实验数据。 2译码器的作用是什么？ 3设计一个 59 进制计数器，画出电路图，并标上所用器件。Rd图 6.4 六十进制计数器RdQA QB QC QDC 1/2 74LS390CPQA QB QC QD1/2 74L
