《(二进制加减法器)》由会员分享，可在线阅读，更多相关《(二进制加减法器)（29页珍藏版）》请在金锄头文库上搜索。
1、南大科技学院 主讲 罗少彬 Email ： Phone：830#，15070912601第第2 2章章 运算方法和运算器运算方法和运算器定点加法、减法运算基本的二进制加法/减法器 本讲主要内容本讲主要内容加法规则：先判符号位，若相同，绝对值相加，结果符号不变; 若不同 ，则作减法， |大| - |小|，结果符号与|大|相同。减法规则：两个原码表示的数相减，首先将减数符号取反，然后将被减 数与符号取反后的减数按原码加法进行运算。补码加法补码加法1.原码加/减法运算补码加法的公式: x 补 y 补 xy 补 (mod 2)在模2意义下,任意两数的补码之和等于该两数之和的补码。 这是补码加法的理论基
2、础。2.补码加法运算特点：不需要事先判断符号，符号位与码值位一起参加运算。符号位相加后若有进位，则舍去该进位数字。假设采用定点小数表示,因此证明的先决条件是:x 1, y 1, xy 1。(1) x 0, y 0, 则 xy 0。 相加两数都是正数,故其和也一定是正数。正数的补码和原 码是一样的,可得： x 补 y 补xy xy 补 (mod 2)公式证明:(2) x 0, y 0, 则 xy0 或 xy0 时, 2+ (x+y) 2, 进位2必丢失, 又因 (x+y)0，故 x补 y补xy xy补 (mod 2)当xy0, 则 xy0 或 xy0。同(2),把 x 和 y 的位置对调即可。
3、(4) x0, y0, 则 xy0。 相加两数都是负数,则其和也一定是负数。 x补2x, y补2y x补 y补2x2y2(2xy)因为|xy|1, 1(2xy)2, 2(2xy) 进位2 必丢失，又因x+y0 故 x补 y补2(xy) xy补 (mod 2)至此证明了在模2意义下，任意两数的补码之和等于该两数 之和的补码。其结论也适用于定点整数。补码加法的特点： （1）符号位要作为数的一部分一起参加运算；（2）在模2的意义下相加，即大于2的进位要丢掉。结论：例: x0.1001, y0.0101, 求 xy。解: x补0.1001, y补0.0101x补 0.1001 y补 0.0101 xy
4、 补 0.1110 所以 xy0.1110 例: x0.1011, y0.0101, 求 xy。所以 xy0.0110解: x补0.1011, y补1.1011 x补 0.1011y补 1.1011 xy补 10.0110 补码减法补码减法减法运算要设法化为加法完成补码减法运算的公式： xy 补 x 补 y 补 x 补y 补公式证明： 只要证明y补 y补, 上式即得证。 xy补x补 y补 (mod 2)令 y= x 0补 x补 + x补故 x补 x补 (mod 2)证明：例: x0.1101, y0.0110, 求 xy。 解: x补0.1101 y补0.0110, y补1.1010x补 0.
5、1101y补 1.1010 xy补 10.0111 xy=+0.0111解： x补=1.0011y补=1.1010 -y补=0.0110x补 1.0 0 1 1 -y补 0.0 1 1 0x-y补 1.1 0 0 1 例： x= -0.1101，y= -0.0110，求x-y=?xy=-0.0111溢出及检测方法溢出及检测方法在定点小数机器中,数的表示范围为|1。在运算过程中如 出现大于1的现象,称为 “溢出”。机器定点小数表示上溢下溢1.概念解： x补=0.1011 y补=0.1001x补 0. 1 0 1 1+ y补 0. 1 0 0 1 x+y补 1. 0 1 0 0两个正数相加的结果成
6、为负数，这显然是错误的。例: x=+0.1011, y=+0.1001, 求x+y。 例: x= -0.1101, y= -0.1011, 求x+y。 解： x补=1.0011 y补=1.0101x补 1. 0 0 1 1+ y补 1. 0 1 0 1x+y补 1 0. 1 0 0 0两个负数相加的结果成为正数，这同样是错误的。发生错误的原因，是因为运算结果产生了溢出。 两个正数相加: 结果大于机器所能表示的最大正数，称为上溢； 两个负数相加：结果小于机器所能表示的最小负数，称为下溢。机器定点小数表示上溢下溢分析 ：2.溢出的检测方法x补 0. 1 0 1 1+ y补 0. 1 0 0 1 x
7、+y补 1. 0 1 0 0x补 1. 0 0 1 1+ y补 1. 0 1 0 1x+y补 0. 1 0 0 0溢出逻辑表达式为：VS1 S2 Sc + S1 S2 Sc (1) 单符号位法F AVz0 y0x0判 断 电 路判断电路一个符号位只能表示正、负两种情况，当产生溢出时，符号 位的含义就会发生混乱。如果将符号位扩充为两位(Sf1、Sf2)， 其所能表示的信息量将随之扩大，既能判别是否溢出，又能指 出结果的符号。(2) 双符号位法双符号位法也称为“变形补码”或“模4补码” 。变形补码定义： x补=x 0 x24+x -2 x0 （mod 4) 任何小于1的正数： 两个符号位都是“0”
8、，即 00.x1x2.xn; 任何大于-1的负数：两个符号位都是“1”，即 11.x1x2xn 两数变形补码之和等于两数和的变形补码，要求： 两个符号位都看做数码一样参加运算； 两数进行以4为模的加法，即最高符号位上产生的进位要丢掉模4补码加法公式： x补+ y补=x+y补 （mod 4)采用变形补码后数的表示：Sf1Sf2 00 结果为正数，无溢出01 结果正溢10 结果负溢11 结果为负数，无溢出即：结果的两个符号位的代码不一致时，表示溢出;两个符号位的代码一致时，表示没有溢出。不管溢出与否，最高符号位永远表示结果的正确符号。溢出逻辑表达式为： VSf1Sf2其中Sf1和Sf2分别为最高符
9、号位和第二符号位，此逻辑表达式 可用异或门实现。双符号位的含义如下：解： x补=00.1100 y补=00.1000x补 0 0. 1 1 0 0+ y补 0 0. 1 0 0 00 1. 0 1 0 0符号位出现“01”，表示已溢出，正溢。即结果大于+1例 x= +0.1100, y= +0.1000, 求x+y。解： x补=11.0100 y补=11.1000x补 1 1.0 1 0 0+ y补 1 1.1 0 0 01 0. 1 1 0 0 符号位出现“10”，表示已溢出，负溢出。即结果小于-1例 x= -0.1100, y= -0.1000, 求x+y。 从上面例中看到：当最高有效位有
10、进位而符号位无进位时,产生上溢； 当最高有效位无进位而符号位有进位时,产生下溢。（简单地说是正数相加为负数或负数相加为正数则产生溢出）故溢出逻辑表达式为： VCfCo 其中Cf为符号位产生的进位,Co为最高有效位产生的进位。此 逻辑表达式也可用异或门实现。(3) 利用进位值的判别法x补 0 0. 1 1 0 0 +y补 0 0. 1 0 0 00 1. 1 0 0 0x补 1 1.0 1 0 0 +y补 1 1.1 0 0 01 0.1 1 0 0FAFAz1z0Vc1c0y1x1y0x0FAFAVz1c0c1z0x1y1y0x0VC1Co VSf1Sf2判断电路定点加法、减法运算基本的二进制
11、加法/减法器 本讲主要内容本讲主要内容基本的二进制加法/减法器加法运算：Ai + Bi + Ci = Si (Ci+1)加数进位输入和进位输出 一位全加器真值表 输入输出 AiBiCiSiCi1 00000 00110 01010 01101 10010 10101 11001 11111逻辑方程SiAiBiCiCi1AiBiBiCiCiAi1.一位全加器逻辑方程SiAiBiCiCi1= AiBiBiCiCiAi= AiBi （AiBi）Ci逻辑电路（一位全加器）常用的全加器逻辑电路F AC i+1C iS iA iB i逻辑符号减法运算怎么进行?该图与教材上的有什么不同？2.n位的行波进位加
12、减器n个1位的全加器(FA)可级联 成一个n位的行波进位加减器。T被定 义为相应 于单级逻 辑电路的 单位门延 迟。T通常 采用一个 “与非”门 或一个“ 或非”门 的时间延 迟来作为 度量单位 。3TXNOR异或非3TXOT异或2TOR或2TAND与TNOT非TNOR或非TNAND与非时间延迟逻辑符号（正逻辑）门的功能门的名称典型门电路的逻辑符号和延迟时间接线逻辑 (与或非)AOIT+TRC3.n位的行波进位加法器的问题时间延迟(1)对一位全加器(FA)来说，Si的时间延迟为6T(每级异或门延迟3T)；Ci1的时间延迟为5T。3T3TTT(2) n位行波进位加法器的延迟时间ta为: 9T为最低位上的两极“异或”门再加上溢出“异或”门的总时间； 2T为每级进位链的延迟时间。tan2T9T(2n9)T考虑溢出检测时，有：当不考虑溢出检测时，有：ta(n-1)2T9T ta为在加法器的输入端输入加数和被加数后,在最坏的情况下 加法器输出端得到稳定的求和输出所需要的最长时间。ta越小越好。缺点： (1)串行进位,它的运算时间长； (2)只能完成加法和减法两种操作而不能完成逻辑操作。多功能算术/逻辑运算单元(ALU):不仅具有多种算术运算和逻辑运算的功能；而且具有先行进位逻辑。从而能实现高速运算。由一位全加器(FA)构成的行波进位加法器:
