第2章微型计算机的基本组成电路

上传人:宝路 文档编号:47125810 上传时间:2018-06-29 格式:PPT 页数:59 大小:992.13KB
返回 下载 相关 举报
第2章微型计算机的基本组成电路_第1页
第1页 / 共59页
第2章微型计算机的基本组成电路_第2页
第2页 / 共59页
第2章微型计算机的基本组成电路_第3页
第3页 / 共59页
第2章微型计算机的基本组成电路_第4页
第4页 / 共59页
第2章微型计算机的基本组成电路_第5页
第5页 / 共59页
点击查看更多>>
资源描述

《第2章微型计算机的基本组成电路》由会员分享,可在线阅读,更多相关《第2章微型计算机的基本组成电路(59页珍藏版)》请在金锄头文库上搜索。

1、第第2 2章章 微型计算机的基本组成电路微型计算机的基本组成电路无论是多么复杂的计算机,都是由若无论是多么复杂的计算机,都是由若 干典型的电路所组成的。本章就是对微型干典型的电路所组成的。本章就是对微型 计算机最常见的电路环节的名称及电路原计算机最常见的电路环节的名称及电路原 理作一简单介绍。其中最主要的是理作一简单介绍。其中最主要的是算术逻算术逻 辑部件辑部件(ALUALU)、)、触发器触发器(TriggerTrigger)、)、寄寄 存器存器(RegisterRegister)、)、存储器存储器(MemoryMemory)、)、 总线结构总线结构(BUSBUS)等。数据在这些部件之等。数据

2、在这些部件之 间流通的过程以及控制字的概念。这些都间流通的过程以及控制字的概念。这些都 是组成计算机的硬件基础。是组成计算机的硬件基础。一、算术逻辑单元(一、算术逻辑单元(ALUALU)顾名思意,这个部件既能进行二进制的四则运算,顾名思意,这个部件既能进行二进制的四则运算,也能进行布尔代数的逻辑运算。前面所讲的可控加减法也能进行布尔代数的逻辑运算。前面所讲的可控加减法电路就是最简单的算术部件。通过适当的变换,可将乘电路就是最简单的算术部件。通过适当的变换,可将乘法和除法变成加法运算。如果在这个基础上,增加一些法和除法变成加法运算。如果在这个基础上,增加一些 电路,可以使简单的电路,可以使简单的

3、ALUALU进行逻辑运算。其符号见图进行逻辑运算。其符号见图2-12-1。二、触发器二、触发器触发器是存放触发器是存放一位一位二进制数字信号的基二进制数字信号的基 本单元。本单元。触发器是计算机的记忆装置的基本触发器是计算机的记忆装置的基本 单元单元,也可以说是记忆细胞。,也可以说是记忆细胞。触发器可以组触发器可以组 成寄存器成寄存器,寄存器又可以组成存储器寄存器又可以组成存储器。寄存寄存 器和存储器统称为计算机的记忆装置。器和存储器统称为计算机的记忆装置。微机中所有的触发器一般用晶体管元件微机中所有的触发器一般用晶体管元件 ,这是因为晶体管元件可以制成大规模的集,这是因为晶体管元件可以制成大

4、规模的集 成电路,体积可以更小。成电路,体积可以更小。下面简要介绍下面简要介绍RSRS触发器、触发器、D D触发器和触发器和 JKJK触发器,因为这些类型的触发器是计算触发器,因为这些类型的触发器是计算 机中最常见的基本元件。机中最常见的基本元件。 1 1、RSRS触发器触发器基本基本RSRS触发器触发器 可用两个与非门交可用两个与非门交 叉联接而成,如图叉联接而成,如图 2-22-2所示。当所示。当S=0S=0而而 R=1R=1时,时,Q=1Q=1为为置置 位位,当,当S=1S=1而而R=0R=0时时 ,Q=0Q=0称为称为复位复位。SRQQ11触发发器不稳稳定,禁止 使用010010110

5、0保持原状2.1.1 RS触发器 表示符号:2.1 2.1 触发器触发器时标时标RSRS触发器触发器是为了使触发器是为了使触发器 在整个机器中能和其他部件协在整个机器中能和其他部件协 调工作,其工作原理见图调工作,其工作原理见图2-42-4所所 示。这样无论是复位和置位都示。这样无论是复位和置位都 必须在时钟脉冲端为高电位时必须在时钟脉冲端为高电位时 才能进行。才能进行。CLKSRQQ低电电平保持原状(记忆记忆 )高 电电 平00保持原状0101101011触发发器不稳稳定,禁止使用2 2、D D 触发器触发器RSRS触发器有两个输入端触发器有两个输入端S S和和R R。为了存储一个高电位为了

6、存储一个高电位,就需要一个高电位输入的,就需要一个高电位输入的S S端;为了存储一个低电位,端;为了存储一个低电位,就需要另一个高电位输入的就需要另一个高电位输入的R R端。这在很多应用中是不很端。这在很多应用中是不很方便的。方便的。D D触发器就是在触发器就是在RSRS触发器的基础上引伸出来的,触发器的基础上引伸出来的,它只需一个输入端口。其工作原理见图它只需一个输入端口。其工作原理见图2-52-5所示。所示。为协调运行,为协调运行,D D触发器要加上时触发器要加上时 标脉冲标脉冲CLKCLK,得到图,得到图2.62.6所示的时标所示的时标 触发器。触发器。时标脉冲CLK一般都是方波,在CL

7、K处于正半周内的任何瞬间,触发器都有翻转的可能。这样计算机的动 作就不可能整齐划一。而采用时标边缘触发的方式就 可以得到准确划一的动作。图2-7就是边缘触发的D触发器的电路原理图。CLKDQQ(平)低电电平保持原状(记忆记忆 )高电电平110001触发器的触发器的预置预置和和清除清除:在一些电路中,:在一些电路中, 有时需要预先给某个触发器置有时需要预先给某个触发器置1 1或清或清0 0,而而 与时标脉冲与时标脉冲以及以及D D输入端信号无关输入端信号无关,这就是,这就是 所谓的预置和清除。这只要在图所谓的预置和清除。这只要在图2-72-7的电路的电路 上增加两个或门就可实现,见图上增加两个或

8、门就可实现,见图2-82-8所示所示。图图2-92-9显示了各种边缘触发器。这里显示了各种边缘触发器。这里 要注意的的是图中的汽泡要注意的的是图中的汽泡“ “O O” ”,即负电平即负电平 有效之意(电路上增加了一个非门,反有效之意(电路上增加了一个非门,反 相器)。相器)。图图2-92-9显示了各种边缘触发器。这里显示了各种边缘触发器。这里 要注意的的是图中的汽泡要注意的的是图中的汽泡“ “O O” ”,即负电平即负电平 有效之意(电路上增加了一个非门,反有效之意(电路上增加了一个非门,反 相器)。相器)。 3 3、JKJK触发器触发器 JKJK触发器是组成计数器理想的记忆触发器是组成计数器

9、理想的记忆 元件,其电路原理图见元件,其电路原理图见2-102-10所示。它是所示。它是 在在RSRS触发器的基础上,增加两个与门触发器的基础上,增加两个与门, 并使输出交叉反馈得到的并使输出交叉反馈得到的。其工作过程分析:其工作过程分析: 当当J=K=0J=K=0时:保持原状(自锁)时:保持原状(自锁); 当当J=0J=0,K=1K=1时:复位;时:复位; 当当J=1J=1,K=0K=0时:置位;时:置位; 当当J=K=1J=K=1时:翻转(取反)。时:翻转(取反)。JKJK触发器的符号如图触发器的符号如图2-112-11所示。所示。RS、D与JK触发器的比较 1)RS触发器为触发器的基础

10、2)当CLK为高电平时,D触发器可置、 复位 3)当CLK为高电平时,JK触发器可保持 原状、置位、复位、翻转2.3、寄存器、寄存器 寄存器是由触发器组成的。一个触发器就是一寄存器是由触发器组成的。一个触发器就是一个一位寄存器。由多个触发器可以组成一个多位寄个一位寄存器。由多个触发器可以组成一个多位寄 存器。存器。寄存器由于其在计算机中的作用不同寄存器由于其在计算机中的作用不同 而具有不同的功能,从而被命名为不同的而具有不同的功能,从而被命名为不同的 名称。常见的寄存器有:名称。常见的寄存器有:缓冲寄存器缓冲寄存器用以暂存数据;用以暂存数据;移位寄存器移位寄存器能将其所存的数据一位能将其所存的

11、数据一位一位地向左移或右移一位地向左移或右移;计数器计数器一个计数脉冲到达时,会按一个计数脉冲到达时,会按二进制数的规律累积脉冲;二进制数的规律累积脉冲;累加器累加器用以暂存每次在用以暂存每次在ALUALU中计算中计算的中间结果。的中间结果。1 1、缓冲寄存器(、缓冲寄存器(BufferBuffer)这是用以暂存某个数据,以便在适当这是用以暂存某个数据,以便在适当 的时间节拍和给定的计算步骤将数据输入的时间节拍和给定的计算步骤将数据输入 或输出到其它记忆元件中去。其一个四位或输出到其它记忆元件中去。其一个四位 寄存器电路原理图见寄存器电路原理图见2-122-12。可控缓冲寄存器可控缓冲寄存器:

12、前面所说的缓冲寄存器:前面所说的缓冲寄存器 其数据其数据X X输入到输入到Q Q只受只受CLKCLK的节拍管理,即只的节拍管理,即只 要一将要一将X X各位加到寄存器各位的各位加到寄存器各位的D D输入端,时输入端,时 标节拍一到,就会立即标节拍一到,就会立即送到送到Q Q去。这有时是不去。这有时是不 利而有害的,因此也许我们还想让早已存在其利而有害的,因此也许我们还想让早已存在其 中的数据多留点时间,但由于不可控制之故,中的数据多留点时间,但由于不可控制之故, 在在CLKCLK正前沿一到就会立即被来到门口的数据正前沿一到就会立即被来到门口的数据 X X替代掉。替代掉。为此,我们必须为这个寄存

13、器增设一个为此,我们必须为这个寄存器增设一个 可控的可控的“ “门门” ”。这个。这个“ “门门” ”的基本原理如图的基本原理如图2-132-13 所示。所示。注意:注意:以后一旦提到以后一旦提到“ “L L” ”门,大家就应该门,大家就应该 想到以上的电路,高电平时数据装入、想到以上的电路,高电平时数据装入、 低电平时,数据自锁在其中。低电平时,数据自锁在其中。注意:注意:以后一旦提到以后一旦提到“ “L L” ”门,大家就应该门,大家就应该 想到以上的电路,高电平时数据装入、想到以上的电路,高电平时数据装入、 低电平时,数据自锁在其中。低电平时,数据自锁在其中。对于多位的寄存器,每位各自一

14、套对于多位的寄存器,每位各自一套 “ “L L” ”门。不过只用一个非门,并且只有一个门。不过只用一个非门,并且只有一个 LOADLOAD输入端,如图输入端,如图2-142-14所示。所示。可控缓冲器的符号一般为图可控缓冲器的符号一般为图2-152-15所示,所示, LOADLOAD为其控制门,而为其控制门,而CLRCLR为高电平时可为高电平时可 以清以清0 0。2 2、移位寄存器、移位寄存器移位寄存器的移位寄存器的 用处用处将其所储将其所储 存的数据向左或向存的数据向左或向 右移位,以达到计右移位,以达到计 算机在运行过程中算机在运行过程中 所需的功能,例如所需的功能,例如 ,用来进行乘法运

15、,用来进行乘法运 算等。算等。移位寄存器的电路原理图见移位寄存器的电路原理图见2-162-16所示所示。可控移位寄存器,是在整机运行中,可控移位寄存器,是在整机运行中, 有控制电路控制,以保证其在适当时机参有控制电路控制,以保证其在适当时机参 与协调工作。这个电路也和图与协调工作。这个电路也和图2-132-13控制门控制门 一样,只要在每一位的电路上增加一个一样,只要在每一位的电路上增加一个L L门门 即可以达到控制的目的。即可以达到控制的目的。SHLSHL左移(左移(Shift Shift to the Leftto the Left) SHRSHR右移右移(Shift Shift to t

16、he Rightto the Right)3 3、计数器(、计数器(CounterCounter)计数器也是由若干个触发器组成的寄存器计数器也是由若干个触发器组成的寄存器 ,它的特点是能够把贮存在其中的数字加,它的特点是能够把贮存在其中的数字加1 1。计数器的种类很多,有行波计数器、同步计数器的种类很多,有行波计数器、同步 计数器、环行计数器和程序计数器等。计数器、环行计数器和程序计数器等。 行波计数器(行波计数器(Travelling Wave CounterTravelling Wave Counter)其工作原理图见图其工作原理图见图2-182-18所示。所示。图图2-192-19为可控计数器的电路原理图。为可控计数器的电路原理图。 图图2-202-2

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号