《电子拔河游戏机 eda 实验》由会员分享，可在线阅读，更多相关《电子拔河游戏机 eda 实验（16页珍藏版）》请在金锄头文库上搜索。
1、1安徽财经大学安徽财经大学电子拔河比赛游戏机的设计电子拔河比赛游戏机的设计姓名：陈辉、胡安宁、郭真真、朱晓庆学号： 2010830044、2010830027、2010830018、2 010830043学院：管理科学与工程学院专业：电子信息工程指导老师：于帅珍设计时间：2013 年 5 月2目目 录录一、一、 设计任务以及要求设计任务以及要求- 4二、二、 总体框图总体框图-4三、三、 选择器件选择器件-5四、四、 功能模块功能模块-10五、五、 总体设计总体设计-163一、一、设计任务以及要求设计任务以及要求1. 设计一个模拟拔河游戏机比赛的逻辑电路。2. 电路使用 15 个电平指示灯排成
2、一排，开机后只有中间一个点亮，以此作为拔河的中心线。3. 比赛双方各持一个按键，迅速不断的按动产生脉冲，谁按得快，亮点向谁方向移动。每按一次，亮点移动一次。4. 移动到任何一方终端指示灯点亮，这一方得胜，此时双方按键均无作用，输出保持，只有经裁判按动复位后，恢复到中心线。5. 显示器显示胜者的盘数。 二、总体框图二、总体框图1.1. 设计方案设计方案:(1)本课题所设计的拔河游戏机由 15 电平指示灯排列成一行，开机之后只有中间一个电平指示灯亮，以此作为拔河的中心线。可逆计数器原始状态为 0000，经译码后输出中间的电平指示灯亮。游戏双方各持一个按键，迅速地、不断地按动产生脉冲信号，谁按得快，
3、亮点向谁方向移动，每按一次，亮点移动一次。移到任一方终端指示灯点亮，这一方就获胜，此时双方按键均无作用，输出保持，只有经裁判复位后才使亮点恢复到中心线。(2)当一局比赛结束后,由点亮该终点灯的信号使电路封锁加减脉冲信号的作用.即实现电路自锁,使加减脉冲无效。同时，使计分电路自动加分。当两人比赛结束后，裁判可以让计分显示器清零。(3)控制电路部分应能控制由振荡器产生的脉冲信号进入计数器的加减脉冲的输入端，其进入方向则由参赛双方的按键信号决定。 2.2. 电路原理图：电路原理图： 图一为拔河游戏机的电路框图4模块功能及思路介绍模块功能及思路介绍 -本次设计中一共包含了六个模块。（一）（一） 、整形
4、电路、整形电路整形电路，使 A、B 二键出来的脉冲经整形后变为一个占空比很大的脉冲，这就减少了进行某一计数时另一计数输入为低电平的可能性，从而使每按一次键都有可能进行有效的计数。（二）（二） 、译码电路译码电路拔河开始后中心处二极管首先点亮，当编码器进行加法计数时，亮点向右移，进行减法计数时，亮点向左移。（三）（三） 、控制电路控制电路指示出谁胜谁负。当亮点移到任何一方的终端时，判该方为胜，此时双方的按键均宣告无效。（四）（四） 、胜负显示、胜负显示显示比赛选手各自胜负次数（五）（五） 、复位控制、复位控制每次比赛结束后裁判能控制让电路回复比赛。也能让显示器归零。三、选择器件三、选择器件1 1
5、、选择器件、选择器件：+5V 直流电源 5 个单刀双掷开关 4 个5DCD_HEX 译码显示器 2 件 CC4514BD 4 线16 线译码器 1 片 CC4518BD 双同步十进制计数器 2 片 74LS193D 同步二进制可逆计数器 1 片 74LS00D 与非门 8 片 74LS08D 与门 2 片 74LS05D 非门 1 片 74LS32D 或门 1 片电阻 1K 4 个2 2、主要器件极其相关功能、主要器件极其相关功能（1 1）. .4514BD4514BD 4 4 线线1616 线译码器引脚排列及功能：线译码器引脚排列及功能：4514BD4514BD 管脚图管脚图输 入 输 入
6、LEINHA3A2A1A0高电平输 出端 LEINHA3A2A1A0高电平输 出端 100000YO101001Y9 100001Y1101010Y10 100010Y2101011Y11 100011Y3101100Y12 100100Y4101101Y13 100101Y5101110Y14 100110Y6101111Y15 100111Y711 无 101000Y800 4514BD4514BD 逻辑功能图逻辑功能图6说明：Y0Y15 数据输出端； 输出状态锁定在上一个 LE“1”时， A0A3 的输入状态 ；A0A3 数据输入端 ；INH 输出禁止控 制端；LE 数据锁存控制端。（2
7、 2）、）、4518BD4518BD 双十进制同步计数器引脚排列及功能：双十进制同步计数器引脚排列及功能： 4518BD4518BD 管脚图管脚图输 入 CPREN输出功能 01加 计 数 00 加 计 数 0 0 0010 保 持 1 全部为“0” 45184518 逻辑功能表逻辑功能表4518BD4518BD 管脚说明：管脚说明： 1CP、2CP 时钟输入端 ；1R、2R 清除端；1EN、2EN 计数允许控制端；1Q01Q3 计数器输出端；2Q02Q3 计数器输出端。（3 3）74LS193D74LS193D 同步二进制可逆计数器同步二进制可逆计数器简要说明：74LS193 为 可 预 置
8、 的 十 六 进 制 同 步 加 / 减 计 数 器。774LS193 的清除端是异步的。当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能。193 的预置是异步的。当置入控制端（PL）为低电平时，不管时钟 CP 的状态如何，输出端（Q0Q3）即可预置成与数据输入端（P0P3）相一致的状态。193 的计数是同步的，靠 CPD、CPU同时加在 4 个触发器上而实现。在 CPD、CPU 上升作用下 Q0Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用 CPD 或 CPU，此时另一个时钟应为高电平。74LS19374LS193 管
9、脚图管脚图74LS193 管脚说明：当置入控制端（PL）为低电平时，不管时钟 CP 的状态如何，输出端3，2，6，7 即可预置成与数据输入端 15，1，10，9 相一致的状态。可当成输出端14 为置零端 ；11 为置数端。3，2，6，7 为输出端；14 为置零端；5 为加法计数端；4 为减法计数端 ；12，13 分别为进借位端。8逻辑符号图逻辑符号图 74LS19374LS193（4 4）74LS0074LS00 与非门与非门INPUTINPUTOUTPUTOUTPUTA AB BY Y0 00 01 11 10 01 10 01 11 11 11 10 074LS0074LS00 逻辑功能图
10、逻辑功能图（5 5）74LS05D74LS05D 非门非门INPUTINPUT OUTPUTOUTPUTA A Y Y0 01 11 10 09(6)74LS32(6)74LS32 或门或门INPUTINPUTOUTPUTOUTPUTA A B B Y Y0 00 01 11 10 01 10 01 10 01 11 11 174LS3274LS32 逻辑功能表逻辑功能表（7 7）74LS0874LS08 与门与门74LS0874LS08 逻辑功能图逻辑功能图四、四、 功能模块功能模块1、各模块功能及相关原理图、各模块功能及相关原理图(1) 编码电路的设计：由双时钟二进制同步可逆计数器 74L
11、S193D 构成，它有 2 个输入端，4 个输出端，能进行加减计数。通过编码器来控制电平指示灯的显示，加计数时向右移动，进行减计数时，向相反方向移动。电路图如下：10(2).整形电路设计：由与门 74LS08D 和与非门 74LS00D 构成。因 74LS192D 是可逆计数器，控制加减的 CP 脉冲分别加至 5 脚和 4 脚，此时当电路要求进行加法计数时，减法输入端 CPD必须接高电平；进行减法计数时，加法输入端 CPU也必须接高电平，若直接由 A、B 键产生的脉冲加到 5 脚或 4 脚，就有很多时机在进行计数输入时另一计数输入端为低电平，使计数器不能计数，双方按键均失去作用，拔河比赛不能正
12、常进行。加一整形电路，使 A、B二键出来的脉冲经整形后变为一个占空比很大的脉冲，这就减少了进行某一计数时另一计数输入为低电平的可能性，从而使每按一次键都有可能进行有效的计数。电路图如下图所示：（3）.译码电路：由 4 线16 线译码器 4514BD 构成。译码器的输出 Y0Y15中选 15个接电平指示灯，电平指示灯的正端接译码器；这样，当输出为高电平时电平指示灯点亮。比赛准备，译码器输入为 0000，Y0输出为 1，中心处指示灯首先点亮，当编码器进行加法计数时，亮点向右移，进行减法计数时，亮点向11左移。电路图如下图所示：（4）.控制电路：由 74LS32 和 74LS05 构成，其作用是指示
13、出谁胜谁负。当亮点移到任何一方的终端时，判该方为胜，此时双方的按键均宣告无效。将双方终端指示灯的正接至异或门的 2 个输入端，当获胜一方为“1” ，而另一方则为“0” ，异或门输 出为“1” ， 经与非门产生低电平“0” ，再送到74LS192D 计数器的置数端,于是计数器停止计数，处于预置状态，由于计数器数据端 D0、D1、D2、D3和输出 Q0、Q1、Q2、Q3对应相连，输入也就是输出，从而使计数器对脉冲不起作用。电路图如下图所示：（5）.胜负显示：由计数器 CC4518 和译码显示器构成。将双方终端指示灯正极经与非门输出后分别接到 2 个 CC4518 计数器的 EN 端，CC4518
14、的两组 4 位 BCD码分别接到实验箱中的两组译码显示器的 8、4、2、1 插孔上。当一方取胜时，该方终端指示灯发亮，产生一个上升沿，使相应的计数器进行加一计数，于是就得到了双方取胜次数的显示，若 1 位数不够，则进行 2 位数的级连。电路图如下：LD12（6）.复位控制：74LS193D 的清零端 CR 接一个电平开关，作为一个开关控制，进行多次比赛而需要的复位操作，使亮点返回中心点。4518BD 的清零端 RD也接一个电平开关，作为胜负显示器的复位来控制胜负计数器使其重新计数。其中 CC4518 功能表下表所示：输 入时钟 CP清零 RD使能 EN输出功能1全部为 00100加计数000010保持2.2. 仿真结果仿真结果13整形模块电路仿真图整形模块电路仿真图14
