《基于fpga多功能频率计的设计 2013年06月》由会员分享，可在线阅读，更多相关《基于fpga多功能频率计的设计 2013年06月（46页珍藏版）》请在金锄头文库上搜索。
1、 大 学 毕 业 论 文 （设 计）基于基于 FPGA 的多功能频率计的设计的多功能频率计的设计学 生： 学 号： 指导老师： 专 业：通信工程 完成年月：2013 年 06 月 （此页封面用统一模板，到时会通知学生）大 学 毕 业 论 文 （设 计）1目录目录摘要 .3Abstract .4第一章 绪论 .51.1 研究背景及意义 .51.2 论文的研究内容及结构安排 .5第二章 频率测量原理概述 .72.1 开发平台及 FPGA/CPLD 简介 .72.1.1 Quartus II 简介.72.1.2 FPGA/CPLD 简介.72.2 数字频率计工作原理概述 .82.3 测频方法及误差分
2、析 .102.3.1 常用测频方案 .102.3.2 等精度测频原理 .112.3.3 误差分析 .122.4 本章小结 .13第三章 等精度频率计的系统设计与功能仿真 .143.1 系统的总体设计 .143.2 信号源模块 .163.2.1 预分频 .163.2.2 分频模块 .173.3 按键控制模块 .193.4 测频控制信号模块 .203.5 锁存器 .213.6 计数器模块 .223.7 周期模块 .233.8 显示模块 .263.8.1 数据选择器 .26大 学 毕 业 论 文 （设 计）23.8.2 数码管显示驱动 .263.9 本章小结 .27第四章 总体设计验证 .28第五章
3、 总结与展望 .30致谢 .31参考文献 .32附录 文献翻译 .33英文文献 1.33英文文献 2.37译文 1 频率调制.39译文 2 振幅键控.43大 学 毕 业 论 文 （设 计）3摘要摘要数字频率计是一种基本的测量仪器。本设计根据等精度的测量原理进行设计，克服了传统的频率计的测量精度随被测信号频率的变动而改变的缺点。等精度的测量方法在具有较高测量精度的同时，在整个频率区域保持有恒定的测试精度。本文论述了利用FPGA/CPLD进行频率测量技术，设计了一个 8 位数字显示的等精度频率计。它采用Verilog/VHDL硬件描述语言编写程序，在Quartus II 软件开发集成环境下进行仿真
4、，包括设计输入、编译、软件仿真、下载和硬件仿真等全过程。软件设计模块分为被测信号、频率测量、周期测量、数码管显示共四个模块。硬件采用Altera公司的Cyclone II开发板EP2C8Q208C8N，系统时钟为50MHZ，该频率计的频率测量范围为15HZ-10MHZ。经过仿真下载验证,能够实现等精度测频率和周期的功能，证明该设计方案切实可行。关键词：关键词：数字频率计，FPGA/CPLD，Verilog/VHDL语言大 学 毕 业 论 文 （设 计）4AbstractDigital Frequency Meter is a basic measuring instrument. Accord
5、ing to the principle of equal precision measurement， this design overcomes the shortcomings of the traditional frequency meter measurement, whose accuracy changes with the measured signal frequency. Methods such as precision measurements with its high accuracy, while the entire frequency region to m
6、aintain a constant precision.This article discusses frequency measurement technology using FPGA / CPLD, and completes the design of an 8-bit digital precision frequency meter. It based on Verilog / VHDL description of a programming language under Quartus simulation environment. It is divided into fo
7、ur modules: the measured signal, frequency measurement, period measurement, digital display. Hardware design uses the development board EP2C8Q208C8N manufactured by Alteras Cyclone II. Its system clock is 50MHZ. This frequency meters frequency measurement ranges from 15HZ to 10MHZ. This design inclu
8、des the whole process of input, compilation, software simulation, downloads, and hardware simulation. Precision frequency and period measuring is achieved through simulation download, which demonstrates that the design scheme is practicable.Key words: Digital frequency meter, FPGA/CPLD，Verilog/VHDL.
9、大 学 毕 业 论 文 （设 计）5第一章第一章 绪论绪论1.1 研究背景及意义研究背景及意义频率是电信号中重要的物理量，在电子、通信系统中，信号的频率稳定度决定了整个系统的性能的稳定度，因此系统设计的重要内容是能准确测量信号的频率。频率计是计算机、通信设备和仪器仪表等诸多领域中不可缺少的测量仪器。随着现代数字电子技术的进一步发展，频率已成为电子测量技术中最基本最常见的测量数据之一,数字频率计及其设计也越来越广泛的受到关注。FPGA 是在 PAL,GAL 等逻辑器件基础上发展起来的新型高性能可编程逻辑器件，同以往的可编程逻辑器件相比，FPGA 的规模较大，集成度较高，适用于高速、高密度的高端数
10、字逻辑电路设计领域。传统的数字频率计一般由分离的单个元件连接而成，传统数字频率计的测量范围、精度和速度受到的限制性比较大。单片机的发展与应用改良了一些不利因素，但由于单片机性能本身也受到其工作频率及内部计数器位数等因素的影响，因此数字频率计的稳定性方面没有得到突破性的进展。随着可编程逻辑器件 FPGA 技术的发展, 将大量的不同的逻辑功能集成于单个器件中，根据不同的需要提供的门数范围从几百门到上百万门，从根本上解决了单片机的先天性限制问题。基于 FPGA 的数字频率计不仅在集成度方面远远超过了传统的数字频率计，而且在基准频率及精度等外部条件允许的情况下，根据不同需要对精度和频率范围，只需对硬件描述语言进行一定的改动，
