《时序逻辑电路课后习题答案》由会员分享，可在线阅读，更多相关《时序逻辑电路课后习题答案（8页珍藏版）》请在金锄头文库上搜索。
1、第 9 章 习题解答 9.1 题 9.1 图所示电路由 D 触发器构成的计数器，试说明其功能，并画出与 CP 脉冲对 应的各输出端波形。Q D Q F2 Q2 Q D Q F1 Q D Q F0 Q1 Q0 CP 题9.1图解：(1)写方程时钟方程：；0CPCP10CPQ21CPQ驱动方程：；00nDQ11nDQ22nDQ状态方程：； 01 00nnQDQCP 11 110nnQDQQ 21 221nnQDQQ(2)列状态转换表 （3）画状态转换图111 210210nnnnnnCP Q Q QQQQ0 0 0 0 1 1 1 1 1 1 1 1 1 0 2 1 1 0 1 0 1 3 1 0
2、 1 1 0 0 4 1 0 0 0 1 1 5 0 1 1 0 1 0 6 0 1 0 0 0 1 7 0 0 1 0 0 0(4)画波形图CP2Q1Q0Q(5)分析功能 该电路为异步三位二进制减法计数器。0001111101010010100111009.6 已知题 9.6 图电路中时钟脉冲 CP 的频率为 1MHz。假设触发器初状态均为 0，试 分析电路的逻辑功能，画出 Q1、Q2、Q3的波形图，输出端 Z 波形的频率是多少？ D Q Q F1 D Q Q F2 D Q Q F3 =1 Z CP 题9.6图解：(1)写方程时钟方程：123CPCPCPCP驱动方程：；113nnDQ Q21
3、2nnDQQ312nnDQ Q状态方程： ;1 1113nnnQDQ Q CP1 2212nnnQDQQCP1 3312nnnQDQ QCP输出方程：3nZQ(2)列状态转换表 （3）画状态转换图111 321321nnnnnnCP Q Q Q QQQZ0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 2 0 1 0 0 1 1 0 3 0 1 1 1 0 0 0 4 1 0 0 0 0 0 11 0 1 0 1 0 11 1 0 0 1 0 11 1 0 0 1 0 1(4)画波形图(5)分析功能 该电路为能够自启动的同步 5 进制加法计数器。Z 波形的频率为 200K.000
4、001010011101110111100/0/0/0/0CP2Q1Q0QZ9.10 同步十进制计数吕 74LS160 的功能表如表题 9.10 所示，分析由 74LS160 芯片构 成的题 9.10 图所示计数器的计数器长度。题9.10图LD CP Q3 Q2 Q1 Q0 CTT CTP CR D3 D2 D1 D0 “1” LD CP Q3 Q2 Q1 Q0 CTT CTP CR D3 D2 D1 D0 “1” “1” (a)(b)题题 9.10CRLDCTTCTPCP芯片功能0清 零10预置数1111计 数1101保 持110保 持解：（a）由图可得状态转换表为：000000010010
5、00110111011001010100该计数器的计数长度为 8.（b）由图可得状态转换表为：1001000000010010010101000011该计数器的计数长度为 7.9.12 应用同步四位二进制计数器 74LS161 实现模 11 计数。试分别用清除端复位法与预置 数控制法实现。74LS161 功能表见表题 9.8。表题 9.8输 入输 出CRLDCTTCTPCPD3Q0Q3Q00010d3d0d3d01111计数110保持，C0=0110保持解：（1）清除端复位法 因为是异步清零，所以实现 11 进制共需 12 个状态。状态转换表为：000000010010001110111010
6、100110000100010101110110310CRQ QQCP Q3 Q2 Q1 Q0 CTT CTP D3 D2 D1 D0 “1” CRLD(2) 预置数控制法因为是同步置数，所以实现 11 进制共需 11 个状态。设初始状态为,32100000D D D D 则状态转换表为：00000001001000111010100110000100010101110110LD CP Q3 Q2 Q1 Q0 CTT CTP CR D3 D2 D1 D0 “1” 9.14 试用两片 74LS210 构成一个模 25 计数器，要求用二种方法实现。74LS210 的功 能表见表题 9.13。表题
7、9.13输 入输 出CPR0(1)R2(2)S9(1)S9(2)Q4Q3Q2Q1100 0 0 0011 0 0 100计 数解：（1）将两片 74LS210 先接成 100 进制，再实现 25 进制。Q1 Q2 Q3 Q4 CP2 S9（1） S9（2） R0（1） R0（2） 74LS210 CP CP1 Q1 Q2 Q3 Q4 CP2 S9（1） S9（2） R0（1） R0（2） 74LS210 CP1 （2）由 55 实现Q1 Q2 Q3 Q4 CP2 S9（1） S9（2） R0（1） R0（2） 74LS210 CP Q1 Q2 Q3 Q4 CP2 S9（1） S9（2） R0（
8、1） R0（2） 74LS210 9.20 已知逻辑图和时钟脉冲 CP 波形如图 9.20 所示，移位寄存器 A 和 B 均由维持阻塞 D 触发器组成。A 寄存器的初态 Q4AQ3AQ2AQ1A=1010，B 寄存器的初态 Q4BQ3BQ2BQ1B=1011， 主从 JK 的初态为 0，试画出在 CP 作用下的 Q4A、Q4B、C 和 QD端的波形图。J Q Q K C A B “1” Q4B Q4A D1A D1B CP QD CP 题9.20 图 解：各端波形如图所示：CP 4AQ4BQCDQ9.26 试求 101 序列信号检测器的状态图，检测器的功能是当收到序列 101 时输出为 1，
9、并规定检测的 101 序列不重迭，即：X：0101011101Z：0001000001解：设初始状态为,0S：表示接收到一个“1”时的状态1S：表示接收到一个“0”时的状态2S：表示接收到第二个“1”时的状态3S状态图为：0S1S2S3S1/01/00/00/00/01/11/00/09.35 用 JK 触发器设计具有以下特点的计数器：（1）计数器有两个控制输入 C1和 C2，C1用以控制计数器的模数，C2用以控制计数的 增减； （2）若 C1=0，计数器模=3；如果 C1=1，则计数器模为 4； （3）若 C2=0，则为加法计数；若 C2=1 则为减法计数。 作出状态图与状态表，并画出计数器
10、逻辑图。 解：由题意可知共需 4 个状态，状态图为：状态表为： 000111100001010111111得次态卡诺图为：11 121010 00 00100 110001 0001 01 0111 01 10010 01111 1100 11 0001 11 0011 10 100nnnnC CQ Q QQ12C C10nnQ Q00011110000111101 1nQ111111112C C10nnQ Q00011110000111101 0nQ111111则状态方程为：1 120201201201()()nnnnnnnQC QC Q QC QC C Q Q1 0110()nnnQQC Q驱动方程为：;12020120120nnnnJC QC QKC QC C Q01101nJQCK逻辑图为：J Q Q K 0FJ Q Q K 1F=10002C&0000&000&000&0001C=10001CP
