《数字电子技术期末考试试卷》由会员分享，可在线阅读，更多相关《数字电子技术期末考试试卷（21页珍藏版）》请在金锄头文库上搜索。
1、 重 庆 大 学 试 卷 第 1 页 共 22 页密 封 线09 级 2011 年数字电子技术考试试卷开课学院：通信工程学院一、填空题：（每空 1 分，共 14 分）1、数制转换：， 。2、若 A/D 转换器（包括取样 保持电路）输入模拟电压信号的最高变化频率为 10kHZ，则取样频率的下限为（ ） 。3、正数的补码和它的（ ）相同，负数的补码可通过将（ ）得到。4、试列出 3 种输出端可以并联使用的门电路：（ ） 、 （ ） 、 （ ） 。5、 （ ）和（ ）是构成各种复杂数字系统的基本逻辑单元。6、 （ ）和（ ）是衡量 A/D 转换器和 D/A 转换器性能优劣的主要标志。二、化简题：（每
2、小题 6 分，共 12 分）（1） 、用逻辑函数公式某法证明 : 重 庆 大 学 试 卷 第 2 页 共 22 页密 封 线BCD+BCD+ACD+ABCD+ABCD+BCD+BCD=BC+BC+CD。（2） 、试用卡诺图法化简下式，要求画出卡诺图，并勾圈化简：。三、由与非门构成的某表决电路如图 1 所示，其中 ABCD 表示4 个人，L=1 时表示决议通过。 （共 10 分）（1）试分析电路，说明决议通过的情况有几种。（2）分析 ABCD 四个人中，谁的权利最大。 重 庆 大 学 试 卷 第 3 页 共 22 页密 封 线图 1四、某逻辑函数的真值表如表 1.2 所示，试将 74HC153
3、扩展为 8 选 1 数据选择器，再实现该逻辑函数。 74HC153 的功能与逻辑符号分别见表 1.1 和图 2。 （共 15 分） 重 庆 大 学 试 卷 第 4 页 共 22 页密 封 线 重 庆 大 学 试 卷 第 5 页 共 22 页密 封 线五、已知 74LS138 的逻辑符号见图 3，逻辑功能见表 2.试画出用两片 74LS138 组成 4 线-16 线译码器的接线图，并说明设计原理。 （共 10 分）图 3表 2、74LS138 功能表使能端 选择输入端 输出端S1 A2 A1 A0 10 1 1 1 1 1 1 1 11 1 1 1 1 1 1 11 01 01 00 0 00
4、0 10 1 00 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 1 重 庆 大 学 试 卷 第 6 页 共 22 页密 封 线1 01 01 01 01 00 1 11 0 01 0 11 1 01 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0六、分析图 4 给出的电路，说明这是多少进制的计数器。要求有分析过程。提示：74160 是十进制加减计数器，并步清零，同步置数。 （共 10 分）图 4 重 庆 大 学 试 卷 第 7 页 共 22 页密
5、 封 线 七、图 5 是一个 NE555 定时器的应用电路。（1） 、指出电路名称； （2 ） 、计算相关参数。 （共 7分） 重 庆 大 学 试 卷 第 8 页 共 22 页密 封 线图 5八、RAM2114（1k4）组成图 6 所示电路。图中 74LS138 的功能表见题五表 2。 （共 10 分）（1） 、确定图示电路内存单元的容量是多少？若要实现2k8 的内存，需要多少片 2114 芯片？ 重 庆 大 学 试 卷 第 9 页 共 22 页密 封 线（2） 、写出 2114-1 至 2114-3 的地址范围（用十六进制表示） 。图 6九、试用 JK-FE 设计一个同步余 3 循环码十进制
6、减法计数器， 重 庆 大 学 试 卷 第 10 页 共 22 页密 封 线其状态转换图如图 7 所示。 （共 12 分）图 7数字电子技术考试试卷（第二套）课程号 考试时间120分钟一、填空题（共 30 分）1、 （2 分）已知带符号二进制数 A=（+1011000） B，则该数用原码表示为 A 原 = 01011000 ，反码表示为 A 反 = 01011000 。2、 （2 分）(76) D=（ 1001100） B = （ 4C ） H 。3、 （2 分）三态门可能输出的三种状态是低电平、高电平和高阻态_。适用专业年级（方向）： 电子技术、通信工程 2005 级考试方式及要求： 闭卷笔试
7、题号 一 二 三 四 五 六 七 总分得分阅卷人 重 庆 大 学 试 卷 第 11 页 共 22 页密 封 线4、 （2 分）在如图所示 OD 门构成的电路中，输出函数 Z= 。CAB5、 （4 分）下图所示逻辑电路的输出逻辑函数表达式F= 。CAB6、 （3 分）8 选 1 数据选择器 74HC151 各输入端信号如下图所示，其输出 F= 1 。FCBA & 1&1 重 庆 大 学 试 卷 第 12 页 共 22 页密 封 线7、 （3 分）8 位倒 T 型电阻网络 D/A 转换器，当电路输入的数字量为80H 时，输出电压 =4V，则当输入的数字量为 110000 时，输出电Ov压 =1.5
8、V。Ov8、 （3 分）A/D 转换器一般要经过取样、保持、量化 和 编码 这 4 个转换过程，取样时要满足取样定理，即 。max2isf9、 （4 分）实现两个二位二进制相加的加法器，所需 ROM 的容量至少为 48 ，该 ROM 有 4 条地址线， 3 条数据线。10、 （3 分）一个存储容量为 4K4 的存储器有 214 个存储单元，若用该存储器构成 32K8 的存储系统，则需 16 片4K4 的存储器。11、 （2 分）用 n 个触发器组成的计数器，其最大计数模是 。n2二、用卡诺图法将下列逻辑函数化简为最简与或式（10 分）CBDABCF解：CDAB00 01 11 100001 1
9、 1 1 重 庆 大 学 试 卷 第 13 页 共 22 页密 封 线最简与或式 DBCAF三、 （ 6 分）时序电路及输入波形如图所示，写出其激励方程和状态方程，并画出输出 Q 端的波形。设触发器初态为“0”。 解：激励方程 QD状态方程 n10Q 端的波形如上图所示。四、 （16分）设计一个三输入的组合逻辑电路，当输入的二进制码小于5 时，输出为0 ，大于等于5时，输出为1。要求：11 1 1 1 110 重 庆 大 学 试 卷 第 14 页 共 22 页密 封 线（1）列出真值表；（2）写出逻辑函数的最简与或式；（3）用非门和与非门实现该电路； （4）用74HC138实现该电路。 解：（
10、1）真值表:设输入 A、B 、C，输出 FABC F0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 11 1 0 11 1 1 1 重 庆 大 学 试 卷 第 15 页 共 22 页密 封 线（2）逻辑函数的最简与或式； ACBCABF（3）用非门和与非门实现 用非门和与非门实现该电路的逻辑图如下图（a）所示（4）用 74HC138 实现A、B 、C 从 A2、A 1、A 0 输入，令 0,1123E765765765 YmmBF 用 74HC138 实现该电路的逻辑图见下图（b）图（a） 图（b ）五、 （20 分）分析下图所示的时序逻辑电路，写出其激励方程
11、、状态方程和输出方程，画出其状态转换表、状态转换图，并说明电路实现的逻辑功能。 重 庆 大 学 试 卷 第 16 页 共 22 页密 封 线解：激励方程 J0=K0=1J1=K1=A Q0输出方程 01AZ状态方程 nn10状态转换表 状态转换图功能：该电路是一个同步可逆 2 位二进制（模 4）计数器。 A=0 时，加计数，Z 上升沿触发进位，A=1 时，减计数器，Z 下降沿触发借位。六、 （10 分）4 位同步二进制加法计数器 74LVC161 构成如图所示电路。试分析该电路，画出它的状态图，说明它是多少进制计数器。 重 庆 大 学 试 卷 第 17 页 共 22 页密 封 线解：电路在 时
12、产生零信号，使异步清零端 为零。故该电路1023QCR为用 74HTC161 构成的同步十三进制计数器,其状态图如下图所示。七、 （8 分）请绘制由 555 定时器构成的施密特触发器的电路图。若输入 Ui 的波形如下图所示，又知 VCC=15V，5 脚不外加控制电压。求正向閾值电压 VT+ ，负向閾值电压 VT- ，并画出该电路输出 Uo 的波形。555 定时器的符号234567 8155515VUiUo tt00解： VCT5310555 定时器构成的施密特触发器的电路及输出 Uo 的波形如下图。 重 庆 大 学 试 卷 第 18 页 共 22 页密 封 线附表附表 1：集成数据选择器 74HC151 的功能表输入 输出使能 E选择S2 S1 S0 Y H L HL L L L D0 0DL L L H D1 1L L H L D2 2L L H H D3 3DL H L L D4 4L H L H D5 5L H H L D6 6DL H H H D7 7附表 2 集成译码器 74138 的功能表输 入 输 出 123 E A2 1 0 7654321 YYY H L H L H L H L L H L H L H H
