《第2章组合逻辑电路1资料教程》由会员分享，可在线阅读，更多相关《第2章组合逻辑电路1资料教程（66页珍藏版）》请在金锄头文库上搜索。
1、第2章 组合逻辑电路,Combinational Logic Circuit,2.1 引言 2.2 门电路 2.3 常用的中规模组合逻辑电路 2.4 运算器与ALU 2.5 组合逻辑电路中的竞争与冒险问题,2.1 组合逻辑引言,组合逻辑的概念 组合逻辑函数的输出状态取决于所有输入的状态“逻辑组合”。 如与非、与或逻辑等。 组合逻辑电路的特点： 1）电路的输出只是和输入的当前状态有关，和过去的状态无关。 2）区别于时序电路：和过去的状态有关。,组合逻辑：电路的输出只是和当前状态有关，和过去的状态无关。,a b,c,a b c,理想情况：门电路没有延迟,t0,t1,t2,t3,组合逻辑：电路的输出
2、只是和当前状态有关，和过去的状态无关。,a b,c,a b c,实际情况：门电路存在延迟 前沿延迟与后沿延迟不相等,典型的组合逻辑电路,（1）门电路 （Gates） （2）译码电路 （Decoders） 编码电路 （Encoders） （3）数据选择电路 （Multiplexer）（多路开关） 或数据选择器 （Data Selector） （4） 加法器 （Adders） 算术逻辑单元 ( Arithmetic Logic Units ) （5）奇偶校验电路 参考讲义：第3章前三节，第4章,集成电路的分类,按功能分：数字电路、线性电路（模拟电路）两大类 数字电路：从门电路到微处理器、存储器等多
3、种 按半导体制造工艺： 双极型(TTL,LTTL,STTL,LSTTL,ECL) MOS(PMOS,NMOS,CMOS,BiCMOS) 目前最常用的工艺: CMOS（互补金属氧化物半导体） 按封装（外形）分：双列直插、表面封装、BGA(Ball Grid Array),两大类工艺技术的特点：,集成电路发展历史,“集成电路” (IC)是相对“分立原件”而言的，是所有以半导体工艺将电路集成到一块芯片的器件总称。 半导体制造工艺的发展带动了集成电路的更新换代。 VLSI时代存储器件制造工艺带动了整个微处理器的更新换代。 摩尔定律：每18个月集成度翻一翻。 集成电路内部的连线宽度是主要的指标: 0.8
4、 m, 0.35 m, 0.25m, 0.18m,0.13 m .,集成电路发展历史（续）,（1） Small Scale IC （SSI） 小规模 IC 1965年 规模： 10个门/片电路以下 主要产品： 门电路 触发器（Flip Flop）,集成电路发展历史（续）,（2） Medium Scale IC （MSI） 中规模 IC 1970年 规模：10100个门/片 主要产品：逻辑功能部件 4位ALU（8位寄存器）,集成电路发展历史（续）,（3）Large Scale IC （LSI） 大规模 IC 1976年 规模：1001000个门/片 主要产品：规模更大的功能部件 存储器，8位CP
5、U,集成电路发展历史（续）,（4）Very large Scale IC （VLSI） 超大规模 IC 80年代初 规模： 1000个门以上 多个子系统集成,集成电路发展历史（续）,（5）Ultra large Scale IC （ULSI） 甚大规模IC（微处理器等） 每隔18个月，集成度翻一翻 价格1/2 品种多 性能高,2.2 门 (Gate)电路 构成数字逻辑电路的基本元件,门电路的逻辑功能 典型与非门电路结构 与非门电路的外特性与级连 集电极开路（OC）与非门 三态门,实际的与非门器件,74LS00 2输入4与非门,74LS30 8输入与非门,与非门（NANDNOT-AND）,功能：
6、实现用“0”封锁电路，其中C为控制端,与或非门（AND-OR-INVERT）,实现“与或非”逻辑,与或非门应用(一）,实现封锁,E=1 F= 0,实现封锁,与或非门应用（二）,数据选择,当S1时，A被选中,当S0时，C被选中,关于门电路的几点说明,先”与”后”非”和先”非”后”或”等价 先”或”后”非”和先”非”后”与”等价,正逻辑与负逻辑,在逻辑电路中，常把电平的高、低和逻辑0、1联系起来，若H=1,L=0, 称正逻辑；若H=0,L=1, 称负逻辑。 在本课程中，一律采用正逻辑。,S,输出信号,输入信号,R,1,0,正逻辑,0,1,负逻辑,正逻辑与负逻辑,功能表,正逻辑,负逻辑,2.2 门电
7、路,门电路的逻辑结构 典型TTL与非门电路工作原理 与非门电路的外特性与级连 集电极开路(OC)与非门 三态门,最简单的二值逻辑开关,S,输出信号,输入信号,R,1,0,正逻辑,开关打开，V0“H” 开关闭合，V0“L”,晶体管的工作状态,截止状态 Vb0.7v, Ib=0, Ic=0,双极型三极管的输入特性,iB,0,Von=0.7,Vbe,输入特性,双极型三极管的输出特性,Ib,晶体管的开关状态,截至状态 Vb0.7v, Ib=0, Ic=0,导通状态可以是放大状态，也可以是饱和状态,典型的五管TTL“与非门”,Vcc=5V,Output Y,GND,典型的电路，优美的作品！只分析原理，不
8、讲如何设计。,与非门工作原理：(输入为低),设：”L”=0.1V， ”H”=3.6V VA=”L”， VB=”H”， IR1流向A, 其电流为IAIIL (Vcc-Vbe1-VA)/R1=1.4 mA Vb1=VA+Vbe1=0.8V，Ic1很小，T1深饱和， Vc1=VA+Vces1=0.1 V +0.3 V =0.4 V ，导致T2， T5截止， Vc2Vcc， T3，T4导通 输出电压 :V0h=Vc2-Vbe3-Vbe4=3.6 V 输出电流 Ioh :从T4向外流。,“H”,“L”,“H”,A,B,Vcc=5V,与非门工作原理：(输入为高),VA=VB=”H”=3.6V IR1全部流
9、向T2基极 输入漏电流IIH，从多发射极流入 T2 , T5饱和, T2基极的电压为1.4v, T2发射极(T5基极)的电压 为0.7V。由于T5饱和，所以： 输出电压: VoL =Vces5=0.10.3V =”L” 输出电流 IoL：从外电路流向T5 由于T2饱和,所以T2集电极的电压为1V,T3,微导通， T4 截止 T3-T4称“1”输出级，T5称“0”输出级，组成推-拉式输出结构，又称图腾柱结构（Totem）输出,“H”,“H”,“L”,与非门结构,Y,基极输入，集电极输出，反相 基极输入，发射极输出，同相,t1,AB F,逻辑门由高变低和由低变高的快慢对计算机运行速度的影响,假设t
10、c1=30ns, tc2=5ns, t1 =10ns,第一种情况的速度为: 1109/(tc1 + t1)=25106Hz。第二种情况的速度为1109/(tc2 + t1)=66.7106Hz,AB F,t1,t1,t1,开关特性,TTL线路有较快的开 关速度，原因 ： 输入由“1”跳至“0”时，因T1射极突跳至“0”，IR1流入T1射极，因T2，T5此时尚未脱离饱和，VC1仍为1.4V，T1处于放大状态，于是有很大的电流从T2基极流向T1，使T2基区存储电荷迅速消散，加快T2退出饱和，因而加快与非门输出由“0”向“1”的转换,开关特性,在T2由饱和向截止转换时，VC2升高，使T3、T4同时导
11、通，“1”驱动级给尚未脱离饱和的T5提供很大集流，从而使T5迅速脱离饱和。在T5脱离饱和时，VC2抬高，Ib5随之减少，这时T5吸收不了由T3,T4流来的电流，它们大部分流向输出负载电容，使它迅速充电，加快输出电压上升 R3为T5基区电荷的逸散提供了通路，使T5截止过程加快,开关特性,描述开关特性的参数： TPLH，TPHL ，TPD (Propagation Delay) TPD =(TPLHTPHL )/ 2 （约35ns）,延迟时间的测量,红色波形为输入 白色波形是延迟后的,转移特性(VIN-VOUT关系曲线),在曲线上，VOUT急剧下降时的VIN称：阈值电压VT， 或称门槛电压,直流参
12、数,“0”输入电流 IIL=3V (10个负载) “1”输入电流 IIH =40 uA “0”输出电流 I0L=16 mA” “0”输出电压 VoL=0.35V (10个负载),“0”,“1”,“0,“1”,门电路级联：前一个器件的输出就是后一个器件的输入，后一个是前一个的负载，两者要相互影响。,“1”,“1”,“0”,负载能力的计算,“1”,IoH=N*IIH N=IoH/IIH=400 uA /40 uA =10,门电路级联,“0”,IoL=N*IIL N=IoL/IIL=16mA/1.6mA=10,负载大于与非门承受能力的状态分析（IOL）,正常工作时，T5处于深饱和状态，T5的Vc=0
13、.3v，Ic远小于 Ib 。当负载增大时，IOL 增大到Ic Ib , T5将脱离饱和状态进入放大状态， Vc不能保持0.3v，将会增大，所以T5的输出就无法保持“低”的有效状态。,负载大于与非门承受能力的状态分析（IOH）,正常工作时，T3,T4处于导通状态，T3基极的电流非常小，R2上的压降可以忽略，所以T3基极的电压为5v。输出的电压为5v-0.7v-0.7v=3.6v。当负载（IOH)非常大时，R2上的电流也增大，R2上的压降也会增大，T3基极的电压会下降，所以输出的电压会降低。不能保持在3.6v左右。,结论,负载大于与非门承受能力时，低电平变高，高电平变低。与非门处于非正常工作方式，
14、将会导致整个逻辑电路不能工作。,小结,与非门的工作原理 与非门的开关特性 与非门的转移特性 与非门的带负载能力,电路设计中 “线与”,在电路设计中经常需要一些逻辑电路的输出直接连接在一起，实现“线与”。 例如简单的中断逻辑示意。,int,“线与”,“线与”的定义,如果把驱动电路A、B、C的输出直接挂向总线，要求当某一驱动器向总线发送数据D时，其余驱动器OFF，输出均为“1”。这样，总线状态为各驱动器输出状态之“与”，即D11=D，把这种与连接称为“线与”（Wired AND）。,普通与非门输出实现“线与”时电流流向,普通与非门是否可以实现“线与”功能？,为什么普通与非门输出不能直接连在一起,上
15、面与非门的输入为“0”，T3和T4导通，与非门的输出为“1”。 下面与非门的输入为“1”，T2和T5导通，与非门的输出为“0”。 如果“线与”在一起，由于在Vcc和“地”之间形成了一个通路，流过这个通路的电流约为5v/100=50mA。这个电流数值以远远超过正常工作电流，将会损坏上面的T4或下面的T5。,“0”,“1”,“0”,“1”,使用普通逻辑门实现“线与”时带来的问题,图腾输出结构的电路，是不能把它们的输出线与在一起的。否则，当一门电路的输出为“H”，另一为“L”时，有大电流从“H”端流向“L”端，电流太大，会烧坏与非门。,逻辑设计中遇到“线与”时怎么办？,集电极开路输出门电路,把T3、T4网络去掉，这种输出结构称为OC输出结构。这种 门电路称为OC门。线与时，输出回路间的电流通路不复存 在。电流都是由Vdd和RL 联合提供。一般RL 称为上拉电阻，阻值为1.5K,所以当线与的输出为低电平时，T5上的最大电流为5V/1.5K=3.3mA。不会损坏器件。,OUT,集电极开路输出与非门电路,由于OC门输出不是Totem结构，电路的上升延
