第一章 实验系统介绍一、系统概述 EL-DSP-EXPII教学实验系统属于一种综合的教学实验系统，该系统采用双CPU设计，实现了DSP的多处理器协调工作两个DSP通过HPI口并行连接， CPU1可以通过HPI主机接口访问CPU2的存储空间该系统采用模块化分离式结构，使用灵活方便用户二次开发用户可根据自己的需求选用不同类型的CPU适配板，而且在不需要改变任何配置情况下，更换CPU适配板即可作TI公司的不同类型的DSP的相关试验除此之外，在实验板上有丰富的外围扩展资源（数字、模拟信号发生器，数字量IO扩展，语音CODEC编解码、控制对象、人机接口等单元），可以完成DSP基础实验、算法实验、控制对象实验和编解码通信试验 EL-DSP-EXPII教学实验系统功能框图二、硬件组成该实验系统其硬件资源主要包括：l CPU单元l 数字量输入输出单元l 存储器及信号扩展单元l BOOTLOADER单元l 语音模块l 液晶模块l CPLD接口l A/D转换单元l D/A转换单元l 信号源单元l 温控单元l 步进电机l 直流电机l 键盘接口l 电源模块1、 CPU单元CPU单元包括CPU1、CPU2两块可以更换的 CPU板，用户可根据需要选择不同种类的CPU板。
板上除CPU之外还包括以下单元：1） CPU模式选择CPU通常情况下可以根据用户需求工作在不同的模式下，主要用MP/的电平来决定当MP/为高电平时，DSP工作在微处理器模式，当MP/为低电平时DSP工作在为计算机方式在不同模式下存储器映射表有所不同详细信息请查阅相应的数据手册2）电源模块在CPU板上由于TMS320VC54X数字信号处理器内核采用3.3V和1.8V供电，因此需要将通用的5V转换成3.3V和1.8V为中央处理器提供内部电源转换电路如图所示：3） 电平转换由于数字信号处理其内部采用3.3V和1.8V供电，而且其输入输出接口电平为3.3V，对于数字量输出而言完全可以和5V电平兼容但对于数字量输入而言，由于其内部是3.3V，因此不能将中央处理器的输出口直接和外围扩展的5V器件相连，必须加入电平转换期间进行电平转换和信号隔离典型的就是数据线，必须进行隔离，对于其他的涉及到的输入信号也要进行相应的转换在CPU板上，U2（LVTH16245）完成了该项功能４） 复位电路以及时钟单元复位电路主要包括上电复位和硬件手动复位，每次复位要求至少要有8到10个系统时钟因此要求适当的配置复位电路RC网络。
时钟电源主要利用数字信号处理器内部晶振源，并通过外部锁相环控制电路，选择适当倍频倍数，为CPU内部提供系统时钟2、数字量输入输出单元l 8bit的数字量输入（由八个带自锁的开关产生），通过74LS244缓冲；8bit的数字量输出（通过八个LED灯显示），通过74LS273锁存数字量的输入输出都映射到CPU的IO空间l 数字量显示的八个LED数码管，通过HD7279控制3、存储器及信号扩展单元：1) 静态存储器SRAM(IS61C256 32K8bit) 在该实验板上，使用的存储器接口芯片是ISSI公司的IS61C256，它具有以下特点：l 访问速度10、12、15、20、25ns可选；l 低功耗：400mW（典型）；l 低静态功耗-250μW（典型）CMOS器件；-55mW（典型）TTL器件；l 全静态操作，无需时钟或刷新；l 输入输出和TTL电平兼容；l 单5V供电静态存储器分为两个部分,一部分是32K16bit的程序存储器（地址为8000H～0FFFFH）芯片序号U20、U21和32K16bit的数据存储器（地址为0000H～7FFFH）芯片序号U22、U23根据选择不同类型的CPU分别映射到相应地址的程序空间和数据空间。
2)、DSK扩展信号插座：接插件P7、P8是和TI 公司DSK兼容的信号扩展接口，可连接图像处理、高速AD、DA、USB、以太网等扩展板，也可以连接TI公司的标准DSK扩展信号板P7：CPU信号扩展（TI公司兼容DSK接口）序号符号备注1+12V电源2-12V电源3GND地4GND地5+5V电源6+5V电源7GND地8GND地9+5V电源10+5V电源11NC空脚12NC空脚13NC空脚14NC空脚15NC空脚16NC空脚17NC空脚18NC空脚19+3.3V电源20+3.3V电源21BCLKX0MCBSP0数据输出时钟22NC空脚23BFX0MCBSP0数据输出帧时钟24BDX0MCBSP0数据输出25+5V电源26GND地27BCLKR0MCBSP0数据输入时钟28NC空脚29BFR0MCBSP0数据输入帧时钟30BDR0MCBSP0数据输入31+12V电源32GND地33BCLKX1MCBSP1数据输出时钟34NC空脚35BFX1MCBSP1数据输出帧时钟36BDX1MCBSP1数据输出37GND地38GND地39BCLKR1MCBSP1数据输入时钟40NC空脚41BFR1MCBSP1数据输入帧时钟42BDR1MCBSP1数据输入43GND地44GND地45TOUT0定时器0输出46NC空脚47NC空脚48INT0中断049TOUT1定时器1输出50NC空脚51GND地52GND地53INT1中断154NC空脚55NC空脚56NC空脚57NC空脚58NC空脚59RES复位信号60NC空脚61GND地62GND地63NC空脚64NC空脚65NC空脚66NC空脚67INT2中断268INT3中断369NC空脚70NC空脚71NC空脚72NC空脚73NC空脚74NC空脚75GND地76GND地77GND地78CLK时钟79GND地80GND地P8：CPU信号扩展（TI公司兼容DSK接口）序号符号备注1+5V电源2+5V电源3A19地址4A18地址5A17地址6A16地址7A15地址8A14地址9A13地址10A12地址11GND地12GND地13A11地址14A10地址15A9地址16A8地址17A7地址18A6地址19A5地址20A4地址21+5V电源22+5V电源23A3地址24A2地址25A1地址26A0地址27A21地址28A20地址29NC空脚30NC空脚31GND地32GND地33NC空脚34NC空脚35NC空脚36NC空脚37NC空脚38NC空脚39NC空脚40NC空脚41+3.3V电源42+3.3V电源43NC空脚44NC空脚45NC空脚46NC空脚47NC空脚48NC空脚49NC空脚50NC空脚51GND地52GND地53D15数据54D14数据55D13数据56D12数据57D11数据58D10数据59D9数据60D8数据61GND地62GND地63D7数据64D6数据65D5数据66D4数据67D3数据68D2数据69D1数据70D0数据71GND地72GND地73DSKRE读写信号CPLD控制74SWE写信号75SOE读信号76READY准备好信号77CE3片选78CE2片选79GND地80GND地4、BOOTLOADER单元：使用的存储器接口芯片是28C256 32K8bit，地址为数据空间8000H～0FFFFH，它具有以下特点：l 访问速度快于45nsl 低功耗：典型静态CMOS电流20μAl 单5V供电l 供电电压可在10%变化l 典型编程时间4Sl 100mA闩锁保护从-1V到VCC + 1Vl 高噪声门限l CMOS/TTL 输入/输出电平兼容l 标准28脚DIP、PDIP封装或32脚PLCC封装 板上芯片序号U24用来存放用户程序，可以通过选择CPU板上的MP/来选择bootloader模式。
出厂时存储器内固化了系统测试程序，上电后可对系统硬件进行自动测试在本系统中采用并行存储器引导模式5、 语音处理单元语音CODEC采用TLC320AD50芯片该芯片采用sigma-delta技术提供高精度低速信号变换，有两个串行同步变换通道、D/A转换前的差补滤波器和A/D变换后的滤波器其他部分提供片上时序和控制功能Sigma-delta结构可以实现高精度低速的数模／模数转换芯片的各种应用软件配置可以通过串口来编程实现主要包括：复位、节电模式、通信协议、串行时钟速率、信号采样速率、增益控制和测试模式最大采样速率22.05kb/s,采样精度16bit 语音处理单元由语音输入模块、TLC320AD50模块、输出功率模块组成语音输入模块采用偏置和差动放大技术，并经过滤波和处理后将输入到语音编解码芯片TLV320AD50，前端输入的电压范围为-2.5V---+2.5V经过变换后输入到AD50的芯片的差动信号范围为0---5VTLC320AD50C作为主方式，通过DSP的MCBSP0口进行通信 音频信号通过D/A转换后输出，由于TLC320AD50输出的是差动信号，因此首先经过差动放大，然后可以推动功率为0.4W的板载扬声器，也可以接耳机输出。
语音处理单元原理框图语音处理单元接口说明：J14：音频输入端子，可输入CD、声卡、MP3、麦克风等语音信号J15：音频输出端子，可接耳机、音箱J3： 语音处理单元输入信号接口J1： 语音处理单元输出信号接口J6： 地语音处理单元拨码开关说明：S1: 拨码开关：码位备。