《计算机组成原理2014_10期中试卷》由会员分享，可在线阅读，更多相关《计算机组成原理2014_10期中试卷（5页珍藏版）》请在金锄头文库上搜索。
1、2014-2015学年第一学期期中考试试题课程名称 计算机组成基础 任课教师签名 出题教师签名 题库抽题 审题教师签名 考试方式 （闭）卷 适用专业 计算机各专业 考试时间 （100）分钟题号一二三四总分得分评卷人一、单项选择题(每小题2分,共30分) 1. 冯偌依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）。A) 指令操作码的译码结果 B) 指令和数据的寻址方式 C) 指令周期的不同阶段D) 指令和数据所在的存储单元2. 控制器、运算器和存储器合起来一般称为（）。A) IO部件B) 内存储器 C) 外存储器D) 主机3. 在CPU中跟踪指令后继地址的寄存器是（
2、）。A) MARB) PCC) IRD) PSW4. 将二进制数左移一位，不发生溢出时，则数值（）。A) 增大一倍 B) 减少一倍 C) 增大十倍 D) 减少十倍5. 8位二进制无符号定点整数能表示的数值范围是（）。A) -128127 B) 0127 C) 0255 D) 02566. 以下速度最快的存储器类型是（）。A）EPROM B）DRAM C）DDR RAM D）SRAM7. 如果一个存储单元被访问，这个存储单元有可能很快会再被访问，称为（）。A) 时间局部性 B) 空间局部性C) 代码局部性 D) 数据局部性8. 在主存和CPU之间增加cache的目的是（）。A) 增加内存容量 B
3、) 提高内存的可靠性C) 解决CPU与内存之间的速度匹配问题 D) 增加内存容量，同时加快存取速度9. 采用串行接口进行7位ASCII码传送，带有一位奇校验位，1位起始位和2位停止位。当波特率为9600波特时，字符传送速率为（）。A) 960 B) 873 C) 1371 D) 48010. 中断向量是指（）。A) 中断服务程序入口地址 B) 子程序入口地址C) 例行程序入口地址 D) 中断服务程序入口地址指示器11. 保存当前正在访问的存储单元地址的寄存器是（）。A) PC B) IR C) AR D) DR12. 若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用
4、的编码方法是：（）。A) 原码 B) 反码C) 补码D) 移码13. 系统总线中地址线的功能是（）。A) 选择主存单元地址 B) 选择进行信息传输的设备 C) 选择外存地址 D) 指定主存和IO设备接口电路的地址14. 在集中式总线仲裁中，（）方式对电路故障最敏感。A) 菊花链方式B) 独立请求方式 C) 分布式D) 计数器定时查询方式15. 采用DMA方式传送数据时，每传送一个数据就要占用一个（）的时间。A) 指令周期 B) 机器周期C) 存储周期D) 总线周期二、填空题(每空1分,共20分)1 移码表示法主要用于表示【.】数的阶码E，以利于比较两个数指数的大小和【.】操作。2 主存与CAC
5、HE的地址映射有【.】、【.】和组相联三种方式。3 DRAM存储器的刷新一般有【.】、【.】和异步式三种方式，之所以刷新是因为有电荷泄露、需要定期补充。4 控制器中必须有的两个寄存器是【.】和【.】。5 总线仲裁的方式有【.】和【.】两种。前者又分为【.】、计数器定时查询和【.】三种方式。6 磁盘存储器的访问时间主要包括【.】时间、【.】时间和数据传输时间。7 常见的主机与外设间的数据交换方式有程序查询方式、【.】、【.】、通道方式和外围处理机方式。8 浮点数加减法运算的步骤大体分五步： 0操作数检查、【.】、尾数加减、【.】和舍入处理等。9 CACHE的写操作策略有【.】和【.】、写一次法三
6、种。三、计算题 (每小题5分,共20分)1. 已知x = -0.10110， y = -0.00001，用变形补码计算x+y，并指出结果是否溢出。2. 设某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于五个总线时钟周期，总线时钟频率为60MHz，求总线带宽等于多少？3. 设某计算机数据线、地址线均是8位，有一条相对寻址的无条件转移指令存于内存的20H单元中，指令给出的位移量D=00010101B，该指令占用2个字节，试计算该指令执行结束时PC的内容。4. CPU执行一段程序时，Cache完成存取的次数为2900次，主存完成存取的次数为100次，已知Cache存取周期为5ns，
7、主存为20ns，求Cache / 主存系统的效率和平均访问时间。四、分析题及应用题(每小题10分,共30分)1. 采用串行异步通信方式传送字符，假设每秒传输120个数据帧，每帧包括7位数据位，偶校验1 位，起始位1位, 停止位l位。1）求传输波特率2）要传输字符A和8，请分别画出波形图。2. 现有256K16位SRAM芯片来设计1024K16位的存储器。SRAM芯片有两个控制端：当/CS有效时该片被选中；当/WE有效时执行写操作。CPU有/MREQ控制端，当/MREQ有效时有访存请求。要求：1）计算所需SRAM芯片的数量；2）画出CPU与存储器的连接示意图。3. 设某机主存容量为4MB，Cac
8、he为16KB，每字块有8个字，机器字长为32位。设计一个四路组相联映射的Cache组织。1）画出主存地址字段中各段的位数2）设Cache初态为空，CPU依次从主存第0,1,2，89号单元读出90个字，并重复8次，问命中率是多少？3）若Cache速度是主存的6倍，求使用Cache和无Cache相比，存储速度提高了多少。答 题 卷（请将全部答案写在本答题卷上，别处答题将视作无效）一、单项选择题(15*2=30分) 123456789101112131415二、填空题（10*2=20分）123456789三、计算题(4*5=20分)1.2.3.4.四、应用题(3*10=30分)参考答案一、单项选择
9、题(15*2=30分) 12345678910CDBACDACBD1112131415CCDAC二、填空题（10*2=20分）1浮点数 对阶2直接映射 全相联映射3集中式 分散式4IR PC5集中式 分散式 链式 独立请求6找道时间 等待时间7中断方式 DMA方式8对阶 规格化9写回法 写直达法三、计算题(4*5=20分)1. x+y=-0.10111 不溢出2. 60*8/5=96MBps3. 20H+15H+2=37H (第七章 指令系统内容）4. 四、应用题(3*10=30分)1. 120*（7+1+1+1）=1200Baud字符A 0 1000001 01字符8 0 0001110 11（波形图省略）2. 1） 2）字扩展，使用一个2-4译码器或3-8译码器，作为译码器使能端（图略）。3. 1） 标记Cache组号块内地址1075 2） 90个 90/8=11.2511, 12次Miss。重复全部命中 命中率 1-12/（90*8）=98.3% 3）
