《Hi3518EV20XHi3516CV200 硬件设计 用户指南资料》由会员分享，可在线阅读，更多相关《Hi3518EV20XHi3516CV200 硬件设计 用户指南资料（52页珍藏版）》请在金锄头文库上搜索。
1、 Hi3518EV20X/Hi3516CV200 硬件设计 用户指南用户指南 文档版本 00B01 发布日期 2015-05-20 初稿，仅供参考! 版权所有版权所有 深圳市海思半导体有限公司深圳市海思半导体有限公司 2015。保留一切权利。保留一切权利。 非经本公司书面许可，任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部，并不得以任何 形式传播。 商标声明商标声明 、海思和其他海思商标均为深圳市海思半导体有限公司的商标。 本文档提及的其他所有商标或注册商标，由各自的所有人拥有。 注意注意 您购买的产品、服务或特性等应受海思公司商业合同和条款的约束，本文档中描述的全部或部分产 品、服务
2、或特性可能不在您的购买或使用范围之内。除非合同另有约定，海思公司对本文档内容不做 任何明示或默示的声明或保证。 由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指 导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。 深圳市海思半导体有限公司 地址： 深圳市龙岗区坂田华为基地华为电气生产中心 邮编：518129 网址： 客户服务电话： +86-755-28788858 客户服务传真： +86-755-28357515 客户服务邮箱： support 初稿，仅供参考! Hi3518EV20X/Hi3516CV200 硬件设计 用户指南 前 言 文档
3、版本 00B01 (2015-05-20) 海思专有和保密信息 版权所有 深圳市海思半导体有限公司 i 前前 言言 概述 本文档主要介绍 Hi3518EV20X 芯片方案的硬件原理图设计、PCB 设计、单板热设计建 议等。 本文档提供 Hi3518EV20X 芯片的硬件设计方法。 产品版本 与本文档相对应的产品版本如下。 产品名称 产品版本 Hi3518E 芯片 V200 Hi3518E 芯片 V201 Hi3516C 芯片 V200 读者对象 本文档（本指南）主要适用于以下工程师： ? 技术支持工程师 ? 单板硬件开发工程师 修订记录 修订记录累积了每次文档更新的说明。最新版本的文档包含以前
4、所有文档版本的更新 内容。 文档版本 00B01 (2015-05-20) 第 1 次临时发布。 初稿，仅供参考! Hi3518EV20X/Hi3516CV200 硬件设计 用户指南 目 录 文档版本 00B01 (2015-05-20) 海思专有和保密信息 版权所有 深圳市海思半导体有限公司 ii 目目 录录 前前 言言 . i 1 原理图设计建议原理图设计建议 1 1.1 小系统设计建议 . 1 1.1.1 Clocking 电路 . 1 1.1.2 DDR 电路设计 . 2 1.1.3 Flash 和 EMMC 设计 . 3 1.1.4 Hi3518EV20X 硬件初始化系统配置电路 6
5、 1.1.5 POR 复位和 Watchdog . 7 1.1.6 JTAG Debug 接口 8 1.2 电源设计建议 . 9 1.2.1 CORE 电源设计 . 9 1.2.2 DDR 电源设计 . 10 1.2.3 IO 电源设计 . 11 1.2.4 PLL 电源设计 13 1.2.5 上、下电时序 13 1.2.6 注意事项 . 14 1.3 外围接口设计建议 . 15 1.3.1 UART 15 1.3.2 USB2.0 接口 15 1.3.3 MAC 接口设计 15 1.3.4 音频接口 . 17 1.3.5 VI 接口设计 . 19 1.3.6 VO 接口设计 23 1.3.7
6、 SDIO 接口设计 23 1.3.8 SPI 和 I2C 接口 24 1.3.9 RTC . 24 1.3.10 PWM . 24 1.3.11 未使用管脚处理 24 1.3.12 Sensor 板设计 . 25 2 PCB 设计建议设计建议 27 初稿，仅供参考! Hi3518EV20X/Hi3516CV200 硬件设计 用户指南 目 录 文档版本 00B01 (2015-05-20) 海思专有和保密信息 版权所有 深圳市海思半导体有限公司 iii 2.1 小系统 PCB 设计建议 . 27 2.1.1 小系统电源 . 27 2.1.2 时钟电路 . 30 2.1.3 网口信号设计 32
7、2.2 典型外围接口 PCB 设计建议 . 32 2.2.1 USB 接口设计 32 2.2.2 音频电路设计 32 2.2.3 VI 接口 . 36 3 整机整机 ESD 和热设计建议和热设计建议 . 37 3.1 背景 . 37 3.2 整机 ESD 设计建议 . 37 3.3 热设计建议 . 38 3.3.1 工作条件 . 38 3.3.2 电路热设计参考 38 4 Hi3518EV200/Hi3518EV201 和和 Hi3516CV200 差异及设计建议差异及设计建议 . 40 4.1 Hi3518EV200/Hi3518EV201 与 Hi3516CV200 差异 40 4.2 H
8、i3516CV200 设计建议 . 40 4.2.1 DDR3/3L 接口 40 4.2.2 DDR 电源原理图设计 . 40 4.2.3 PCB 设计建议 42 初稿，仅供参考! Hi3518EV20X/Hi3516CV200 硬件设计 用户指南 插图目录 文档版本 00B01 (2015-05-20) 海思专有和保密信息 版权所有 深圳市海思半导体有限公司 iv 插图目录插图目录 图 1-1 24MHz 晶体振荡电路 . 2 图 1-2 RTC 晶体振荡电路 2 图 1-3 SFC 接口的上下拉设计 3 图 1-4 双片 SPI FLASH 拓扑示意图 4 图 1-5 EMMC 连接方式示
9、意图 . 6 图 1-6 JTAG 连接方式及标准连接器管脚定义 9 图 1-7 Core 电源的设计原理图 9 图 1-8 Hi3518EV20X Core 电源滤波电容类型 10 图 1-9 Hi3516CV200 Core 电源滤波电容类型 10 图 1-10 电源分压网络参考设计 11 图 1-11 AVDD_DDRPLL 的原理图设计 . 11 图 1-12 DDR 电源的原理图设计 . 11 图 1-13 PLL 电源和地管脚处理的原理图设计 . 13 图 1-14 电源上电顺序参考图 14 图 1-15 电源下电顺序参考图 14 图 1-16 RMII 模式下的信号连接图（时钟由
10、 Hi3518EV20X 提供） . 16 图 1-17 音频部分电源设计的原理图 17 图 1-18 音频部分 MICBIAS 和输入信号的原理图 . 18 图 1-19 音频功放输出的原理图 18 图 1-20 “5 线模式”I2S 主模式连接方式 . 19 图 1-21 “5 线模式”I2S 从模式连接方式 . 19 图 1-22 VI 部分的行、场同步信号的使用 21 图 2-1 Hi3518EV20X 对应的 core 电源管脚 . 28 图 2-2 Hi3516CV200 对应的 core 电源管脚 . 28 图 2-3 AVDD_DDRPLL 的 PCB 设计 29 初稿，仅供参
11、考! Hi3518EV20X/Hi3516CV200 硬件设计 用户指南 插图目录 文档版本 00B01 (2015-05-20) 海思专有和保密信息 版权所有 深圳市海思半导体有限公司 v 图 2-4 AVDD11_PLL 电源和地管脚处理的 PCB 设计 . 30 图 2-5 AVDD33_PLL 电源和地管脚处理的 PCB 设计 31 图 2-6 24Mhz 系统时钟和 RTC 时钟的 PCB 设计 . 31 图 2-7 AC_Vref 电源的 PCB 设计 33 图 2-8 AVDD33_AC 电源和 AVSS_AC 的 PCB 设计 . 34 图 2-9 双 MIC 输入的 MIC_
12、BIAS 的 PCB 设计 34 图 2-10 音频输入/输出信号线的底板 PCB 设计 . 35 图 2-11 音频信号线包地与其他高速信号线隔离的 PCB 设计 . 35 图 2-12 音频信号线包地与其他高速信号线隔离的 PCB 设计 35 图 2-13 VI 部分的 PCB 设计 36 图 4-1 DDR3/3L 电源滤波电容(Hi3516CV200 端) . 41 图 4-2 DDR3/3L 电源滤波电容(DDR 颗粒端) 41 图 4-3 DDR3/3L 电源分压网络参考设计图 42 图 4-4 1.5V/1.35V 电源滤波电容布局 . 42 图 4-5 1.5V/1.35V 电
13、源模块和电源通道设计 . 43 图 4-6 Top 层信号走线设计 . 43 图 4-7 Bottom 层信号走线设计 44 初稿，仅供参考! Hi3518EV20X/Hi3516CV200 硬件设计 用户指南 表格目录 文档版本 00B01 (2015-05-20) 海思专有和保密信息 版权所有 深圳市海思半导体有限公司 vi 表格目录表格目录 表 1-1 单片 SPI Flash 匹配设计推荐 3 表 1-2 双片 SPI Flash 匹配设计推荐 4 表 1-3 EMMC 匹配设计推荐 . 5 表 1-4 硬件配置信号描述 7 表 1-5 JTAG Debug 接口信号 8 表 1-6
14、芯片 I/O 电源设计要求 12 表 1-7 VI 接口默认对接设计建议 . 21 表 1-8 未使用管脚设计建议 24 初稿，仅供参考! Hi3518EV20X/Hi3516CV200 硬件设计 用户指南 1 原理图设计建议 文档版本 00B01 (2015-05-20) 海思专有和保密信息 版权所有 深圳市海思半导体有限公司 1 1 原理图设计建议原理图设计建议 本文档以 Hi3518EV20X 为例进行描述，如未有特殊说明，本文档的内容适用于 Hi3518EV200 和 Hi3518EV201 以及 Hi3516CV200，对于 Hi3518EV200 和 Hi3518EV201 以及
15、Hi3516CV200 的差 异、设计建议将在文档的最后讲述。 1.1 小系统设计建议 1.1.1 Clocking 电路 Hi3518EV20X 通过内部反馈放大电路与外部的 24MHz 晶体振荡电路一起构成系统时 钟电路，时钟电路设计及器件参数如图 1-1 所示。 时钟电路中选用的电容需和晶体的负载电容匹配，材质建议采用 NPO；建议选用 4pin 贴片晶振，其中 2 个 GND 管脚与单板地充分连接，增强系统时钟抗 ESD 干扰能力。 初稿，仅供参考! Hi3518EV20X/Hi3516CV200 硬件设计 用户指南 1 原理图设计建议 文档版本 00B01 (2015-05-20)
16、海思专有和保密信息 版权所有 深圳市海思半导体有限公司 2 图1-1 24MHz 晶体振荡电路 Hi3518EV20X 集成了 RTC 模块，单板需要给该模块提供时钟电路，时钟电路设计及器 件参数如图 1-2 所示。 图1-2 RTC 晶体振荡电路 不同品牌、不同型号的晶体，其固有的负载电容参数不尽相同，因此电路中负载电容的参数需要 与晶体匹配，使时钟频偏在要求的指标范围内。 1.1.2 DDR 电路设计 此处讲述的 DDR 电路设计只针对 Hi3518EV200 和 Hi3518EV201 不适用于 Hi3516CV200，对于 Hi3516CV200 的 DDR 电路的设计，将在本文档的第四章节讲述。 由于 Hi3518EV20X 内置了 DDR2 颗粒，因此只需关注 DDR 部分的电源设计。详细请 参考电源设计部分。 初稿，仅供参考! Hi3518EV20X/Hi3516CV200 硬件设计 用户指南 1 原理图设计建议 文档版本 00B01 (20
