《集成电路设计技术与工具Ch05MOS场效应管的特性.》由会员分享，可在线阅读，更多相关《集成电路设计技术与工具Ch05MOS场效应管的特性.（67页珍藏版）》请在金锄头文库上搜索。
1、MOSFET 补充内容 * 第五章 MOS 场效应管的特 性 5.1 MOS场效应管 5.2 MOS管的阈值 电压 5.3 体效应 5.4 MOSFET的温度特 性 5.5 MOSFET的噪声 5.6 MOSFET尺寸按比例缩小 5.7 MOS器件的二阶效应 1 MOSFET 补充内容 * 5.1 MOS场效应管 5.1.1 MOS管伏安特性的推导 两个PN结： 1）N型漏极与P型衬底； 2）N型源极与P型衬底。 同双极型晶体管中的PN 结 一样， 在结周围由于载流 子的扩散、漂移达到动态平 衡，而产生了耗尽层。 一个电容器结构： 栅极与栅极下面的区域形成一个电容器，是MOS管的 核心。 图
2、5.1 2 MOSFET 补充内容 * MOSFET的三个基本几何参数 n 栅长: L n 栅宽: W n 氧化层厚度: tox 3 MOSFET 补充内容 * MOSFET的三个基本几何参数 n Lmin、 Wmin和 tox 由工艺确定 n Lmin： MOS工艺的特征尺寸(feature size) 决定MOSFET的速度和功耗等众多 特性 n L和W由设计者选定 n 通常选取L= Lmin，由此，设计者只需选取W n W影响MOSFET的速度，决定电路驱动能力 和功耗 4 MOSFET 补充内容 * MOSFET的伏安特性:电容结构 n当栅极不加电压或加负电压时，栅极下面的区域保持 P
3、型导电类型，漏和源之间等效于一对背靠背的二极管， 当漏源电极之间加上电压时，除了PN结的漏电流之外， 不会有更多电流形成。 n当栅极上的正电压不断升高时，P型区内的空穴被不 断地排斥到衬底方向。当栅极上的电压超过阈值电压VT ，在栅极下的P型区域内就形成电子分布，建立起反型层 ，即N型层，把同为N型的源、漏扩散区连成一体，形成 从漏极到源极的导电沟道。这时，栅极电压所感应的电 荷Q为， Q=CVge 式中Vge是栅极有效控制电压。 5 MOSFET 补充内容 * 非饱和时，在漏源电压Vds作用下，这些电荷Q将 在时间内通过沟道，因此有 MOS的伏安特性 电荷在沟道中的渡越时间 为载流子速度，E
4、ds= Vds/L为漏到源方向电场强 度，Vds为漏到源电压。 为载流子迁移率： n n = 650 cm2/(V.s) 电子迁移率(nMOS) n p = 240 cm2/(V.s) 空穴迁移率(pMOS) 6 MOSFET 补充内容 * MOSFET的伏安特性方程推导 非饱和情况下，通过MOS管漏源间的电流Ids为： = .0 栅极-沟道间 氧化层介电常 数, = 4.5, 0 = 0.88541851.10-11 C.V- 1.m-1 Vge是栅级对衬底的有效控制电压 其值为栅级到衬底表面的电压减 VT 7 MOSFET 补充内容 * 当Vgs-VT=Vds时，满足: Ids达到最大值I
5、dsmax， 其值为 Vgs-VT=Vds，意味着近漏端的栅极有效控制电压 Vge=Vgs-VT-Vds=Vgs-Vds-VT = Vgd-VT =0 感应电荷为0，沟道夹断，电流不会再增大，因 而，这个 Idsmax 就是饱和电流。 MOS的伏安特性漏极饱和电流 8 MOSFET 补充内容 * MOSFET特性曲线 n 在非饱和区 线性工作区 n 在饱和区 (Ids 与 Vds无关) . MOSFET是平方律器件! 9 MOSFET 补充内容 * 5.1.2 MOSFET电容的组成 MOS电容是一个相当复杂的电容，有多层介质： 1)缩减的众多优点： 电路密度增加2倍 VLSI, ULSI 功
6、耗降低2倍 器件时延降低倍 器件速率提高倍 线路上的延迟不变 优值增加2倍 这就是为什么人们把MOS工艺的特征尺寸做得 一小再小，使得MOS电路规模越来越大，MOS电路速 率越来越高的重要原因。 51 MOSFET 补充内容 * 5.7 MOS器件的二阶效应 随着MOS工艺向着亚微米、深亚微米的方向发 展，采用简化的、只考虑一阶效应的MOS器件模型来进 行电路模拟，已经不能满足精度要求。此时必须考虑二阶 效应。 二阶效应出于两种原因： 1) 当器件尺寸缩小时，电源电压还得保持为 5V，于是，平均电场强度增加了，引起了许多二 次效应。 2) 当管子尺寸很小时，这些小管子的边缘相 互靠在一起，产生
7、了非理想电场，也严重地影响了 它们的特性。 下面具体讨论二阶效应在各方面的表现。 52 MOSFET 补充内容 * 5.7.1 L和W的变化 在一阶理论的设计方法中，总认为L、W是同 步缩减的，是可以严格控制的。事实并非如此， 真正器件中的L、W并不是原先版图上所定义的L 、W。原因之一在于制造误差，如右图所示；原 因之二是L、W定义本身就不确切，不符合实际情 况。 图 5.9 53 MOSFET 补充内容 * L和W的变化(续) 通常，在IC中各晶体管之间是由场氧化区（field oxide）来隔离的。在版图中，凡是没有管子的地方，一 般都是场区。场是由一层很厚的SiO2形成的。多晶硅或铝
8、线在场氧化区上面穿过，会不会产生寄生MOS管呢？不 会的。因为MOS管的开启电压为， 对于IC中的MOS管，SiO2层很薄，Cox较大，VT较小 。对于场区，SiO2层很厚，Cox很小，电容上的压降很大 ，使得这个场区的寄生MOS管的开启电压远远大于电源 电压，即VTFVDD。这里寄生的MOS管永远不会打开， 不能形成MOS管(如图5.9b)。 54 MOSFET 补充内容 * 另外，人们又在氧化区的下面注入称为场注入区（field implant） 的P+ 区，如下图所示。这样，在氧化区下面衬底的 Na值 较大，也提 高了寄生 MOS 管的开启电压。同时，这个注入区也用来控制表面的 漏电流。
9、如果没有这个P+注入区，那么，两个MOS管的耗尽区很靠近 ，漏电增大。由于P+是联在衬底上的，处于最低电位，于是，反向结 隔离性能良好，漏电流大大减小。 结论: 所以，在实际情况中，需要一个很厚的氧化区和一个注入区 ，给工艺制造带来了新的问题。 图 5.10场注入 55 MOSFET 补充内容 * L和W的变化(续) 制造步骤：先用有源区的mask，在场区外生成一个氮 化硅的斑区。然后，再以这个斑区作为implant mask，注 入P+区。最后，以这个斑区为掩膜生成氧化区。然而，在 氧化过程中，氧气会从斑区的边沿处渗入，造成了氧化区 具有鸟嘴形（bird beak）。 Bird beak的形
10、状和大小与氧化工艺中的参数有关，但 是有一点是肯定的，器件尺寸，有源区的边沿更动了。器 件的宽度不再是版图上所画的Wdrawn，而是W， W = Wdrawn2W 式中W就是bird beak侵入部分，其大小差不多等于氧 化区厚度的数量级。当器件尺寸还不是很小时，这个W 影响不大；当器件缩小后，这个W是可观的，它影响了 开启电压。 56 MOSFET 补充内容 * L和W的变化(续) 另一方面，那个注入区也有影响。由于P+区是先做好 的，后来在高温氧化时，这个P+区中的杂质也扩散了，侵 入到管子区域，改变了衬底的浓度Na，影响了开启电压。 同时，扩散电容也增大了，N+区与P+区的击穿电压降 低
11、。另外，栅极长度L不等于原先版图上所绘制的Ldrawn， 也减小了，如图所示。 Ldrawn是图上绘制的栅极长度。 Lfinal是加工完后的实际栅极长度。Lfinal = Ldrawn2Lpoly 57 MOSFET 补充内容 * L和W的变化(续) = 尺寸缩小的原因是在蚀刻（etching）过程中，多晶 硅（Ploy）被腐蚀掉了。 = 另一方面，扩散区又延伸进去了，两边合起来延伸 了2Ldiff，故沟道长度仅仅是， L = Ldrawn2Lpoly2Ldiff 这2Ldiff是重叠区，也增加了结电容。 Cgs = WLdiffCox Cgd = WLdiffCox 式中Cox是单位面积电容
12、。 58 MOSFET 补充内容 * 5.7.2 迁移率的退化 众所周知，MOS管的电流与迁移率成正比。在设 计器件或者计算MOS管参数时，常常假定是常数。而实 际上，并不是常数。从器件的外特性来看，至少有三个因 素影响值，它们是：温度T，垂直电场Ev，水平电场Eh。 1） 特征迁移率0 0与制造工艺密切相关。它取决于表面电荷密度 ，衬底掺杂和晶片趋向。0还与温度T有关，温度升高时， 0就降低。如果从25增加到100，0将下降一半。因而 ，在MOS管正常工作温度范围内，要考虑0是变化的。 59 MOSFET 补充内容 * 迁移率的退化（续） 2） 迁移率的退化的第二个原因：还有电场强度 通常，
13、电场强度E增加时，是减小的。然而，电场E有水 平分量和垂直分量，因而将随Ev，Eh而退化。 通常，可以表示为， = 0(T)fv(Vg,Vs,Vd)fh(Vg,Vs,Vd) 其中，0(T)是温度的函数， 0(T) = kT M 于是， 在半导体Si内，M=1.5，这是Spice中所用的参数。但在反 型层内（NMOS管），M=2，所以，一般认为，M值是处在1.52 之间。0的典型值为，N沟道MOS管，0=600cm2/VS；P沟道 MOS管，0=250cm2/VS。式中fv是垂直电场的退化函数；fh是水 平电场的退化函数。 60 MOSFET 补充内容 * 迁移率的退化（续） 通常，fv采用如下
14、公式， 式中，Vc是临界电压，Vc=ctox，c是临界电场，c=2105 V/cm 。垂直值退化大约为25%50%。 水平电场对的影响，比垂直电场大得多。因为水平电场将加 速载流子运动。当载流子速度被加速到一个大的数值，水平速度会 饱和。一般来讲，N型Si的0远大于P型Si的0。然而，这两种载流 子的饱和速度是相同的。 对于一个高性能器件来说，载流子是以最高速度，即饱和速度 通过沟道的。这时，P沟道管子的性能与N沟道管子差不多相等。这 并不是P型器件得到改进，而是N型器件有所退化。 61 MOSFET 补充内容 * 迁移率的退化（续） 经过长期研究，已经确定，在电场不强时，N 沟道的确实比P沟
15、道的大得多，约2.5倍。但当电场 增强时，这个差距就缩小，当电场强到一定程度，N 管与P管达到同一饱和速度，得到同一个值。它与 掺杂几乎无关。 62 MOSFET 补充内容 * 5.7.3 沟道长度调制 简化的MOS原理中，认为饱和后，电流不再增加。事实上， 饱和区中，当Vds增加时，Ids仍然增加的。这是因为沟道两端的耗尽 区的宽度增加了，而反型层上的饱和电压不变，沟道距离减小了， 于是沟道中水平电场增强了，增加了电流。故器件的有效沟道长度 为， L = L 式中是漏极区的耗尽区的 宽度，如右图所示，且有 其中VdsVDsat是耗尽区上的电压。如果衬底掺杂高，那么这种 调制效应就减小了。 6
16、3 MOSFET 补充内容 * 5.7.4 短沟道效应引起门限电 压变化 迄今，我们对MOS管的分析全是一维的。无论是垂 直方向，还是水平方向，都是一维计算的。我们隐含 地假定，所有的电场效应都是正交的。然而，这种假 定在沟道区的边沿上是不成立的。因为沟道很短，很 窄，边沿效应对器件特性有重大影响。（最重要的短 沟道效应是VT的减小。） 加在栅极上的正电压首先是用来赶走P型衬底中的 多数载流子空穴，使栅极下面的区域形成耗尽层 ，从而降低了Si表面的电位。当这个电位低到P型衬底 的费米能级时，半导体出现中性。这时，电子浓度和 空穴浓度相等。若再增加栅极电压，就形成反型层。 64 MOSFET 补充内容 *
